产品特性 低功耗，最小的引脚兼容、双通道nanoDACAD5663R：16位AD5643R：14位AD5623R：12位 用户可选外部或内部基准电压源默认使用外部基准电压源1.25V/2.5V、5ppm/ºC片内基准电压源 10引脚MSOP和3mmx3mm、LFCSP封装2.7V至5.5V电源通过设计保证单调性上电复位至零电平各通道独立关断串行接口，时钟速率最高达50MHz硬件LDAC和CLR功能 应用 过程控制数据采集系统便携式电池供电仪表数字增益和失调电压调整可编程电压源和电流源可编程衰减器 双通道、12/14/16位nanoDAC®，内置5ppm/°C片内基准电压源 AD5623R/AD5643R/AD5663R SCLKSYNC DIN LDAC INTERFACELOGIC 功能框图 VDDVREFIN/VREFOUT INPUTREGISTER DACREGISTER STRINGDACA 1.25V/2.5VREFERENCE BUFFER INPUTREGISTER DACREGISTER STRINGDACB BUFFER VOUTAVOUTB AD5623R/AD5643R/AD5663R POWER-ONRESET POWER-DOWNLOGIC LDACCLR GND 图
1. 表
1.相关器件 产品型号 描述 AD5663 2.7V至5.5V、双通道、16位nanoDAC，集成外部基准电压源 05858-001 概述 AD5623R/AD5643R/AD5663R均属于nanoDAC系列，分别是低功耗、双通道、12/14/16位缓冲电压输出数模转换器(DAC)，采用2.7V至5.5V单电源供电，通过设计保证单调性。
这些器件均内置一个片内基准电压源。
AD5623R-3/AD5643R-3/AD5663R-3内置一个1.25V、5ppm/°C基准电压源，满量程输出范围可达到2.5V；AD5623R-5/AD5643R-5/AD5663R-5内置一个2.5V、5ppm/°C基准电压源，满量程输出范围可达到5V。
上电时，片内基准电压源关闭，因而可以用外部基准电压。
所有器件均可以采用2.7V至5.5V单电源供电。
对DAC执行写操作将打开内部基准电压源。
上述器件均内置一个上电复位电路，确保DAC输出上电至0V并保持该电平，直到执行一次有效的写操作为止。
此外还具有省电特性，在省电模式下，器件在5V时的功耗降至480nA，并提供软件可选输出负载。
在正常工作模式下，该器件具有低功耗特性，非常适合便携式电池供电设备。
AD5623R/AD5643R/AD5663R采用多功能三线式串行接口，能够以最高50MHz的时钟速率工作，并与标准SPI®、QSPI™、MICROWIRE™、DSP接口标准兼容。
它内置片内精密输出放大器，能够实现轨到轨输出摆幅。
产品特色
1.双通道、12/14/16位DAC。
2.1.25V/2.5V、5ppm/ºC片内基准电压源。

3.提供10引脚MSOP和3mmx3mm、10引脚LFCSP两种 封装。

4.低功耗：3V时典型功耗为0.6mW，5V时为1.25mW。

5.建立时间(最大值)：4.5μs(AD5623R) Rev.F DocumentFeedback InformationfurnishedbyAnalogDevicesisbelievedtobeurateandreliable.However,no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. OneTechnologyWay,
P.O.Box9106,Norwood,MA02062-9106,
U.S.A. Tel:781.329.4700©2006–2013AnalogDevices,Inc.Allrightsreserved. TechnicalSupport ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5623R/AD5643R/AD5663R 目录 特性....................................................................................................1
应用....................................................................................................1
功能框图...........................................................................................1
概述....................................................................................................1
产品特色...........................................................................................1
修订历史...........................................................................................2
技术规格...........................................................................................3 AD5623R-5/AD5643R-5/AD5663R-5
.....................................3AD5623R-3/AD5643R-3/AD5663R-3.....................................5交流特性.....................................................................................6时序特性.....................................................................................7时序图..........................................................................................7
绝对最大额定值..............................................................................8ESD警告......................................................................................8引脚配置和功能描述.....................................................................9典型性能参数...............................................................................10

术语.................................................................................................

18工作原理........................................................................................20Digital-to-AnalogSection......................................................20电阻串.......................................................................................20 输出放大器..............................................................................20内部基准电压源.....................................................................20外部基准电压源.....................................................................20串行接口..................................................................................20输入移位寄存器.....................................................................21SYNC中断...............................................................................21上电复位..................................................................................22软件复位..................................................................................22省电模式..................................................................................22LDAC功能...............................................................................23内部基准电压源设置............................................................24微处理器接口..........................................................................25应用信息........................................................................................26基准电压源用作电源............................................................26使用AD5663R的双极性操作...............................................26AD5663R与电隔离接口的配合使用..................................26电源旁路和接地.....................................................................27外形尺寸........................................................................................28订购指南..................................................................................29 修订历史 2013年2月—修订版E至修订版F更改表14........................................................................................23 2012年4月—修订版D至修订版E更改表2.............................................................................................3
更新“外形尺寸”...........................................................................28更改“订购指南”...........................................................................29 2011年4月—修订版C至修订版D更改“订购指南”...........................................................................29 2010年6月—修订版B至修订版C更改“订购指南”...........................................................................28 2010年4月—修订版A至修订版B更新“外形尺寸”...........................................................................28 2006年12月—修订版0至修订版A更改表2.............................................................................................3
更改表3.............................................................................................5
更改图3.............................................................................................9
更改“订购指南”...........................................................................28 2006年4月—修订版0：初始版 Rev.F|Page2of32 AD5623R/AD5643R/AD5663R 技术规格 AD5623R-5/AD5643R-5/AD5663R-
5 VDD=4.5V至5.5V，RL=2kΩ接GND，CL=200pF接GND，VREFIN=VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。
表
2. 参数静态性能
2 AD5663R分辨率相对精度差分非线性 AD5643R分辨率相对精度差分非线性 AD5623R分辨率相对精度差分非线性 零刻度误差失调误差满量程误差 增益误差 零电平误差漂移增益温度系数直流电源抑制比 直流串扰(外部基准电压源) 直流串扰(内部基准电压源) 输出特性3输出电压范围容性负载稳定性 直流输出阻抗短路电流上电时间 参考输入基准电流基准输入范围基准输入阻抗 A级
1 B级
1 最小值典型值最大值最小值典型值最大值单位 条件/注释 ±1±2±
1 +2+10±1±10−0.1±
1 ±1.5 ±2±2.5−100 10 10525 2010
0 VDD
2 10 0.5 30
4 170200 0.75 VDD 26 16±
8 位 ±16LSB ±
1 LSB 通过设计保证单调性 14±
2 位 ±
4 LSB ±0.5LSB 通过设计保证单调性 12 位 ±0.5±
1 LSB ±0.25LSB 通过设计保证单调性 +
2 +10mV DAC寄存器载入全
0 ±
1 ±10mV −0.1±
1 %of DAC寄存器载入全
1 FSR ±1.5%ofFSR ±
2 µV/°
C ±2.5 ppm 用FSR/°C表示 −100 dB DAC代码=中间电平； VDD=5V±10% 10 µ
V 满量程输出变化引起； RL=2kΩ接GND或VDD 10 µV/mA负载电流变化引起
5 µ
V (各通道)掉电引起 25 µ
V 满量程输出变化引起； RL=2kΩ接GND或VDD 20 µV/mA负载电流变化引起 10 µ
V (各通道)掉电引起
0 VDD
V 2 nF RL=∞ 10 nF RL=2kΩ 0.5 Ω 30 mA VDD=5V s 退出掉电模式；VDD=5V VDD=5V 170200µ
A 0.75 VDD
V 26 kΩ VREF=VDD=5.5V Rev.F|Page3of32 AD5623R/AD5643R/AD5663R 参数基准输出 输出电压基准电压温度系数
3 输出阻抗逻辑输入
3 输入电流输入低电压(VINL)输入高电压(VINH)引脚电容 电源要求VDDIDD(正常模式)4VDD=4.5V至5.5VVDD=4.5V至5.5VIDD(全掉电模式)5VDD=4.5V至5.5V A级
1 B级
1 最小值典型值最大值最小值典型值最大值单位 条件/注释 2.495±10±107.5 2.505 2.495±5±10 2.505±10 Vppm/°Cppm/°CkΩ 环境温度MSOP封装型号LFCSP封装型号 ±
2 ±
2 µ
A 0.8 0.8
V 2
2 V
3 3 pF 19 19 pF 所有数字输入VDD=5VVDD=5VDIN、SCLK和SYNCLDAC和CLR 4.5 5.5 4.5 5.5
V 0.250.450.81 0.250.45mA 0.8
1 mA VIH=VDD和VIL=GND内部基准电压源关闭 内部基准电压源开启 0.481 0.481 µ
A VIH=VDD和VIL=GND 1温度范围：
A、B级=−40°C至+105°
C。
2线性度计算使用缩减的数据范围：AD5663R(编码512到编码65,024)、AD5643R(编码128到编码16,256)、AD5623R(编码32到编码4064)。
输出端无负载。

3通过设计和特性保证，但未经生产测试。
4接口未启用。
所有DAC启用。
DAC输出端无负载。
5两个DAC掉电。
Rev.F|Page4of32 AD5623R/AD5643R/AD5663R AD5623R-3/AD5643R-3/AD5663R-
3 VDD=2.7V至3.6V，RL=2kΩ接GND，CL=200pF接GND，VREFIN=VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。
表
3. 参数静态性能
2 AD5663R分辨率相对精度差分非线性 AD5643R分辨率相对精度差分非线性 AD5623R分辨率相对精度差分非线性 零刻度误差失调误差满量程误差增益误差零电平误差漂移增益温度系数直流电源抑制比直流串扰(外部基准电压源) 直流串扰(内部基准电压源) 输出特性3输出电压范围容性负载稳定性 直流输出阻抗短路电流上电时间参考输入基准电流基准输入范围基准输入阻抗基准输出输出电压基准电压温度系数
3 输出阻抗 最小值 B级1典型值 最大值 单位 16±
8 14±
2 12 00.751.247 ±0.5 +2±1−0.1 ±2±2.5−10010 10525 2010 2100.5304 170 26 ±5±107.5 ±16±1±4±0.5±1±0.25+10±10±1±1.5 VDD 200VDD1.253±15 位LSBLSB 位LSBLSB 位LSBLSBmVmV%ofFSR%ofFSRµV/°CppmdBµ
V µV/mAµVµ
V µV/mAµ
V VnFnFΩmAµs µAVkΩ Vppm/°Cppm/°CkΩ 条件/注释 通过设计保证单调性 通过设计保证单调性 通过设计保证单调性DAC寄存器载入全0DAC寄存器载入全
1 用FSR/°C表示DAC代码=中间电平；VDD=3V±10%满量程输出变化引起；RL=2kΩ接GND或VDD负载电流变化引起(各通道)掉电引起满量程输出变化引起；RL=2kΩ接GND或VDD负载电流变化引起(各通道)掉电引起 RL=∞RL=2kΩVDD=3V退出掉电模式；VDD=3VVREF=VDD=3.6V 环境温度MSOP封装型号LFCSP封装型号 Rev.F|Page5of32 AD5623R/AD5643R/AD5663R 参数逻辑输入
3 输入电流输入低电压VINL输入高电压VINH引脚电容 电源要求VDDIDD(正常模式)4VDD=2.7V至3.6VVDD=2.7V至3.6VIDD(全掉电模式)5VDD=2.7V至3.6V 最小值 B级1典型值 最大值 单位 ±
2 µ
A 0.8
V 2
V 3 pF 19 pF 2.7 3.6
V 200 425 µ
A 800 900 µ
A 0.2
1 µ
A 条件/注释 所有数字输入
VDD=3VVDD=3VDIN、SCLK和SYNCLDAC和CLR VIH=VDD和VIL=GND内部基准电压源关闭内部基准电压源开启 VIH=VDD和VIL=GND 1温度范围：B级=−40°C至+105°C2线性度计算使用缩减的数据范围：AD5663R(编码512到编码65,024)、AD5643R(编码128到编码16,256)、AD5623R(编码32到编码4064)。
输出端无负载。

3通过设计和特性保证，但未经生产测试。
4接口未启用。
所有DAC启用。
DAC输出端无负载。
5两个DAC掉电。
交流特性 VDD=2.7V至5.5V；RL=2kΩ接GND；CL=200pF接GND；VREFIN=VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。
表
4.参数1,2输出电压建立时间 AD5623RAD5643RAD5663R压摆率数模转换毛刺脉冲数字馈通基准馈通数字串扰模拟串扰 DAC间串扰 乘法带宽总谐波失真输出噪声频谱密度 输出噪声 最小值 典型值 33.541.8100.1−900.11414340−8012010015 最大值 4.557 单位 µsµsµsV/µsnV-snV-sdBnV-snV-snV-snV-snV-skHzdBnV/√HznV/√Hz Vp-p 条件/注释
3 ¼到¾量程建立到±0.5LSB¼到¾量程建立到±0.5LSB¼到¾量程建立到±2LSB 主进位1LSB变化 VREF=2V±0.1Vp-p，频率范围10Hz至20MHz 外部基准电压源内部基准电压源外部基准电压源内部基准电压源VREF=2V±0.1Vp-pVREF=2V±0.1Vp-p，频率=10kHzDAC编码=中间量程，1kHzDAC编码=中间量程，10kHz0.1Hz至10Hz 1通过设计和特性保证，但未经生产测试。
2参见术语部分。
3温度范围：
A、B级=−40°C至+105°
C，典型值为+25°
C。
Rev.F|Page6of32 AD5623R/AD5643R/AD5663R 时序特性 所有输入信号均在tR=tF=1ns/V(10%到90%的VDD)情况下标定并从(VIL+VIH)/2电平起开始计时。
除V非另有说明，VDD=2.7V至5.5V，所有规格均相对于TMIN至TMAX而言。

1 表
5. 参数t12t2t3t4t5t6t7t8t9t10t11t12t13t14t15 在TMIN、TMAX的限值VDD=2.7V至5.5V20991355015130101550300 单位 ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最小值)ns(最大值) 条件/注释SCLK周期时间SCLK高电平时间SCLK低电平时间SYNC到SCLK下降沿建立时间数据建立时间数据保持时间SCLK下降沿到SYNC上升沿最小SYNC高电平时间SYNC上升沿到SCLK下降沿忽略SCLK下降沿到SYNC下降沿忽略LDAC低电平脉冲宽度SCLK下降沿到LDAC上升沿CLR低电平脉冲宽度SCLK下降沿到LDAC下降沿CLR脉冲启动时间 1通过设计和特性保证，但未经生产测试。
2VDD=2.7V至5.5V时，最大SCLK频率为50MHz。
时序图 SCLKSYNC DINLDAC1 t10 t8t4t3 DB23 t6t5 LDAC2 CLR t13 VOUT t15 1ASYNCHRONOUSLDACUPDATEMODE.2SYNCHRONOUSLDACUPDATEMODE. t1 t9 t2t7 DB0t14t11 t12 图
2.串行写入操作 05858-002 Rev.F|Page7of32 AD5623R/AD5643R/AD5663R 绝对最大额定值 除非另有说明，TA=25℃。
表
6.参数VDD至GNDVOUT至GNDVREFIN/VREFOUT至GND数字输入电压至GND工作温度范围 工业存储温度范围结温(TJmax) 功耗LFCSP封装(4层板) θJA热阻MSOP封装(四层板-) θJA热阻θJC热阻回流焊峰值温度无铅 额定值−0.3V至+7V−0.3V至VDD+0.3V−0.3V至VDD+0.3V−0.3V至VDD+0.3V −40°C至+105°C−65°C至+150°C150°C(TJmax−TA)/θJA 61°C/W 142°C/W43.7°C/W 260(+0/−5)°
C 注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
ESD警告 ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。
因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。
Rev.F|Page8of32 引脚配置和功能描述 AD5623R/AD5643R/AD5663R VOUTA1 10VREFIN/VREFOUT VOUTB2GND3 AD5623R/AD5643R/AD5663R 9VDD8DIN LDAC4TOPVIEW7SCLK CLR5(NottoScale)6SYNC 05858-003 NOTE:EXPOSEDPADTIEDTOGNDONLFCSPPACKAGE. 图
3.引脚配置 表
7.引脚功能描述 引脚编号引脚名称
1 VOUTA
2 VOUTB
3 GND
4 LDAC
5 CLR
6 SYNC
7 SCLK
8 DIN
9 VDD 10 VREFIN/VREFOUT 描述 DAC
A的模拟输出电压。
输出放大器能以轨到轨方式工作。
DACB的模拟输出电压。
输出放大器能以轨到轨方式工作。
地。
器件上所有电路的基准点。
发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC寄存器。
允许所有DAC输出同步更新。
也可以将该引脚永久接为低电平。
异步清零输入。
CLR输入对下降沿敏感。
在CLR为低电平期间，所有LDAC脉冲都被忽略。
当CLR激活时，所有输入和DAC寄存器均载入零电平。
这将使输出清零。
器件在下一次写操作的第24个下降沿退出清零编码模式。
如果CLR在写序列期间有效，写操作将被中止。
电平触发的控制输入(低电平有效)。
这是输入数据的帧同步信号。
当SYNC为低电平时，使能输入移位寄存器，数据在后续时钟的下降沿输入移位寄存器。
DAC在第24个时钟周期后更新，除非SYNC在此边沿之前变为高电平，这种情况下SYNC的上升沿将用作中断，DAC将忽略写入序列。
串行时钟输入。
数据在串行时钟输入的下降沿读入移位寄存器。
数据能够以最高50MHz的速率传输。
串行数据输入。
该器件有一个24位移位寄存器。
数据在串行时钟输入的下降沿读入寄存器。
电源输入引脚。
这些器件可以采用2.7V至5.5V电源供电，电源应通过并联的10μF电容和0.1μF电容去耦至GND。
通用基准电压输入/基准电压输出。
当选择内部基准电压源时，此引脚为基准输出。
使用外部基准电压源时，此引脚为基准输入。
此引脚默认使用基准输入。
Rev.F|Page9of32 05858-008 AD5623R/AD5643R/AD5663R 典型性能参数 10VDD=VREF=5V 8TA=25°C 6 4
2 INLERROR(LSB)
0 –2–
4 –
6 –8 –100 5k10k15k20k25k30k35k40k45k50k55k60k65kCODE 图
4.INL—AD5663R，外部基准电压源 INLERROR(LSB) 4VDD=VREF=5V 3TA=25°
C 2
1 0 –
1 –
2 –
3 –
4 0 2.5k 5.0k 7.5k10.0k12.5k15.0k CODE 图
5.INL—AD5643R，外部基准电压源 1.0VDD=VREF=5V 0.8TA=25°
C 0.6 0.4 0.2
0 –0.2 –0.4 –0.6 –0.8 –1.00 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图
6.INL—AD5623R，外部基准电压源 INLERROR(LSB) 05858-007 DNLERROR(LSB) 05858-006 DNLERROR(LSB) 05858-005 DNLERROR(LSB) 1.0VDD=VREF=5V 0.8TA=25°C 0.6 0.4 0.2
0 –0.2 –0.4 –0.6 –0.8 –1.00 10k 20k 30k 40k 50k 60k CODE 图
7.DNL—AD5663R，外部基准电压源 0.5VDD=VREF=5V 0.4TA=25°C 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 –0.50 2.5k 5.0k 7.5k10.0k12.5k15.0k CODE 图
8.DNL—AD5643R，外部基准电压源 0.200.15 VDD=VREF=5VTA=25°
C 0.10 0.05
0 –0.05 –0.10 –0.15 –0.200 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图
9.DNL—AD5623R，外部基准电压源 05858-009 05858-010 Rev.F|Page10of32 INLERROR(LSB) 05858-011 DNLERROR(LSB) 05858-014 INLERROR(LSB) 01250250037505000625075008750100001125012500137501500016250 05858-012 10 VDD=5V8VREFOUT=2.5V TA=25°C6 42 0–2–4–
6 –
8 –100 5k10k15k20k25k30k35k40k45k50k55k60k65kCODE 图10.INL—AD5663R-
5 4VDD=5V 3VREFOUT=2.5VTA=25°C
2 1
0 –
1 –
2 –3–
4 CODE 图11.INL—AD5643R-
5 1.0VDD=5V 0.8VREFOUT=2.5VTA=25°C 0.6 0.4 0.2 0–0.2–0.4–0.6 –0.8 –1.00 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图12.INL—AD5623R-
5 DNLERROR(LSB) AD5623R/AD5643R/AD5663R 1.0 VDD=5V0.8VREFOUT=2.5V TA=25°C0.6 0.40.2 0–0.2–0.4–0.6 –0.8 –1.00 5k10k15k20k25k30k35k40k45k50k55k60k65kCODE 图13.DNL—AD5663R-
5 0.5VDD=5V 0.4VREFOUT=2.5VTA=25°C 0.3 0.20.1 0–0.1–0.2–0.3 –0.4–0.5 01250250037505000625075008750100001125012500137501500016250 05858-015 CODE 图14.DNL—AD5643R-
5 0.200.150.10 VDD=5VVREFOUT=2.5VTA=25°
C 0.05 0–0.05 –0.10 –0.15 –0.200 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图15.DNL—AD5623R-
5 INLERROR(LSB) 05858-013 DNLERROR(LSB) 05858-016 Rev.F|Page11of32 INLERROR(LSB) 05858-017 DNLERROR(LSB) 05858-020 01250250037505000625075008750100001125012500137501500016250 05858-018 AD5623R/AD5643R/AD5663R 10 VDD=3V8VREFOUT=1.25V TA=25°C6
4 2
0 –
2 –
4 –
6 –
8 –100 5k10k15k20k25k30k35k40k45k50k55k60k65kCODE 图16.INL—AD5663R-
3 4VDD=3V 3VREFOUT=1.25VTA=25°C
2 1
0 –
1 –
2 –3–
4 INLERROR(LSB) CODE 图17.INL—AD5643R-
3 1.0VDD=3V 0.8VREFOUT=1.25VTA=25°C 0.6 0.4 0.2
0 –0.2 –0.4 –0.6 –0.8 –1.00 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图18.INL—AD5623R-
3 DNLERROR(LSB) 1.0 VDD=3V0.8VREFOUT=1.25V TA=25°C0.6 0.4 0.2
0 –0.2 –0.4 –0.6 –0.8 –1.00 5k10k15k20k25k30k35k40k45k50k55k60k65kCODE 图19.DNL—AD5663R-
3 0.5VDD=3V 0.4VREFOUT=1.25VTA=25°C 0.30.20.1 0–0.1–0.2–0.3–0.4–0.5 CODE 图20.DNL—AD5643R-
3 0.200.15 VDD=3VVREFOUT=1.25VTA=25°
C 0.10 0.05
0 –0.05 –0.10 –0.15 –0.200 0.5k1.0k1.5k2.0k2.5k3.0k3.5k4.0kCODE 图21.DNL—AD5623R-
3 01250250037505000625075008750100001125012500137501500016250 05858-021 INLERROR(LSB) 05858-019 DNLERROR(LSB) 05858-022 Rev.F|Page12of32 ERROR(LSB) ERROR(LSB)
8 6VDD=VREF=5V
4 MAXINL
2 MAXDNL0 MINDNL–
2 –
4 MININL–
6 –
8 –40–20
0 20 40 60 80100120 TEMPERATURE(°C) 图22.INL误差和DNL误差与温度的关系 10
8 MAXINL 6VDD=5V 4TA=25°C2
0 –2 MAXDNLMINDNL –
4 –
6 –8 –100.75 MININL 1.251.752.252.753.253.754.254.75VREF(V) 图23.INL误差和DNL误差与VREF的关系
8 6TA=25°C
4 MAXINL
2 MAXDNL0 MINDNL–
2 –
4 MININL–
6 –82.7 3.2 3.7 4.2 4.7 5.2 VDD(V) 图24.INL误差和DNL误差与电源的关系 05858-082 ERROR(%FSR) 05858-081 ERROR(mV) 05858-080 ERROR(%FSR) AD5623R/AD5643R/AD5663R 05858-023 0–0.02 VDD=5V –0.04–0.06 GAINERROR –0.08 –0.10 –0.12 –0.14–0.16 FULL-SCALEERROR –0.18 –0.20–40 –20
0 20 40 60 80 100 TEMPERATURE(°C) 图25.增益误差和满量程误差与温度的关系 1.5 1.0 ZERO-SCALEERROR 0.5
0 –0.5 –1.0 –1.5OFFSETERROR –2.0 –2.5–40 –20
0 20 40 60 80 100 TEMPERATURE(°C) 图26.零电平误差和失调误差与温度的关系 1.0 0.5 GAINERROR0 FULL-SCALEERROR–0.5 –1.0 –1.5 –2.02.7 3.2 3.7 4.2 4.7 5.2 VDD(V) 图27.增益误差和满量程误差与电源的关系 05858-024 05858-025 ERROR(LSB) Rev.F|Page13of32 05858-029 AD5623R/AD5643R/AD5663R ERROR(mV) 1.0TA=25°C 0.5
0 ZERO-SCALEERROR –0.5 –1.0–1.5 –2.0 OFFSETERROR –2.52.7 3.2 3.7 4.2 4.7 5.2 VDD(V) 图28.零电平误差和失调误差与电源的关系 VDD=5.5VTA=25°C
8 NUMBEROFUNITS
6 4
2 NUMBEROFUNITS 00.230 0.235 0.240 0.245 IDD(mA) 0.250 0.255 图29.采用外部基准电压源时的IDD直方图 5VDD=5.5VTA=25°C
4 3
2 1 00.78 0.80 0.82 0.84 IDD(mA) 图30.采用内部基准电压源时的IDD直方图 05858-091 VOUT(V) 05858-090 VOUT(V) 05858-026 ERRORVOLTAGE(V) 0.5 DACLOADEDWITH 0.4 FULL-SCALE SOURCINGCURRENT 0.3 DACLOADEDWITHZERO-SCALESINKINGCURRENT 0.2 0.1VDD=3VVREFOUT=1.25V
0 –0.1 –0.2 –0.3–0.4 VDD=5VVREFOUT=2.5V –0.5–10–8–6–4–20246810CURRENT(mA) 图31.供电轨裕量与源电流和吸电流的关系 6VDD=5VVREFOUT=2.5V 5TA=25°C
4 FULLSCALE3/4SCALE
3 MIDSCALE 21/4SCALE
1 0 ZEROSCALE –
1 –30 –20 –10
0 10 20 30 CURRENT(mA) 图32.AD56x3R-5的源电流和吸电流能力 4VDD=3VVREFOUT=1.25VTA=25°C
3 FULLSCALE
2 3/4SCALE MIDSCALE1 1/4SCALE
0 ZEROSCALE –
1 –30 –20 –10
0 10 20 30 CURRENT(mA) 图33.AD56x3R-3的源电流和吸电流能力 05858-030 05858-031 Rev.F|Page14of32 IDD(mA) 0.30TA=25°C 0.25 VDD=VREFIN=5V 0.200.15 VDD=VREFIN=3V 0.10 0.05 0–40–20
0 20 40 60 TEMPERATURE(°C) 80 100 图34.电源电流与温度的关系 VDD=VREF=5VTA=25°CFULL-SCALECODECHANGE0x0000TO0xFFFFOUTPUTLOADEDWITH2kΩAND200pFTOGND VOUT=909mV/DIV1 TIMEBASE=4µs/DIV 图35.满量程建立时间(5V) VDD=VREF=5VTA=25°
C VDD1 2VOUT MAX(C2)*420.0mV CH12.0V CH2500mV M100µs125MS/sACH11.28V 图36.上电复位至0V 8.0ns/pt 05858-061 VOUT(V) 05858-060 VOUT(V) 05858-044 AD5623R/AD5643R/AD5663R SYNC1 SLCK3 05858-058 VOUT VDD=5V
2 05858-062 CH15.0VCH35.0V CH2500mVM400ns ACH11.4V 图37.退出掉电模式进入中间电平 2.5382.5372.5362.5352.5342.5332.5322.5312.5302.5292.5282.5272.5262.5252.5242.5232.5222.521
0 VDD=VREF=5VTA=25°C5ns/SAMPLENUMBERGLITCHIMPULSE=9.494nV1LSBCHANGEAROUNDMIDSCALE(0x8000TO0x7FFF) 50100150200250300350400450512SAMPLENUMBER 图38.数模转换毛刺脉冲(负) 2.4982.4972.496 VDD=VREF=5VTA=25°C5ns/SAMPLENUMBER ANALOGCROSSTALK=0.424nV 2.495 2.494 2.493 2.492 2.491050100150200250300350400450512SAMPLENUMBER 图39.模拟串扰，外部基准电压源 05858-059 Rev.F|Page15of32 05858-065 AD5623R/AD5643R/AD5663R VOUT(V) 2.4962.4942.4922.4902.4882.4862.4842.4822.4802.4782.4762.4742.4722.4702.4682.4662.4642.4622.4602.4582.456
0 VDD=5VVREFOUT=2.5VTA=25°C5ns/SAMPLENUMBERANALOGCROSSTALK=4.462nV 50100150200250300350400450512SAMPLENUMBER 图40.模拟串扰，内部基准电压源 VDD=VREF=5VTA=25°CDACLOADEDWITHMIDSCALE
1 YAXIS=2µV/DIVXAXIS=4s/DIV 图41.0.1Hz至10Hz输出噪声图，外部基准电压源 VDD=5VVREFOUT=2.5VTA=25°CDACLOADEDWITHMIDSCALE
1 10µV/DIV 5s/DIV 图42.0.1Hz至10Hz输出噪声图，内部基准电压源 05858-064 (dB) 05858-063 OUTPUTNOISE(nV/√Hz) 05858-057 5µV/DIV VDD=3VVREFOUT=1.25VTA=25°CDACLOADEDWITHMIDSCALE1 4s/DIV 图43.0.1Hz至10Hz输出噪声图，内部基准电压源 800 TA=25°C700MIDSCALELOADED 600 500 400 300 VDD=5V 200 VREFOUT=2.5V 100VDD=3VVREFOUT=1.25V
0 100 1k 10k 1M 10M FREQUENCY(Hz) 图44.噪声频谱密度，内部基准电压源 –20 VDD=5V–30TA=25°
C DACLOADEDWITHFULLSCALEVREF=2V±0.3Vp-p–40 –50 –60–70 –80 –90–100 2k 4k 6k 8k 10k FREQUENCY(Hz) 图45.总谐波失真 05858-066 05858-067 Rev.F|Page16of32 TIME(µs) 16VREF=VDDTA=25°C 14 12 VDD=3V 10
8 VDD=5V
6 4
0 1
2 3
4 5
6 7
8 910 CAPACITANCE(nF) 图46.建立时间与容性负载的关系
5 VDD=5V
0 TA=25°
C –
5 –10 –15 –20 –25 –30 –35 –40 10k 100k 1M 10M FREQUENCY(Hz) 图47.乘法带宽 05858-069 05858-068 AD5623R/AD5643R/AD5663R 3VOUTA CLR 05858-050 VOUTB
4 2 CH35.0V CH21.0VCH41.0V M200nsACH3 图48.CLR脉冲激活时间 1.10V (dB) Rev.F|Page17of32 AD5623R/AD5643R/AD5663R 术语 相对精度或积分非线性(INL) 对于DAC，相对精度或积分非线性是指DAC输出与通过DAC传递函数的两个端点的直线之间的最大偏差，单位为LSB。
图5给出了典型的INL与代码的关系图。
差分非线性(DNL)差分非线性(DNL)是指任意两个相邻码之间所测得变化值与理想的1LSB变化值之间的差异。
最大±1LSB的额定差分非线性可确保单调性。
本DAC通过设计保证单调性。
图9所示为典型的DNL与代码的关系图。
零刻度误差零电平误差衡量将零电平码(0x0000)载入DAC寄存器时的输出误差。
理想情况下，输出应为0V。
在AD56x3R中，零电平误差始终为正值，因为在DAC和输出放大器中的失调误差的共同作用下，DAC输出不能低于0V。
零电平误差用mV表示。
从图26可以看出零电平误差与温度的关系。
满量程误差满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时的输出误差。
理想情况下，输出应为VDD−1LSB。
满量程误差用满量程范围的百分比表示。
从图25可以看出满量程误差与温度的关系。
增益误差增益误差衡量DAC的量程误差，它是指DAC传递特性的斜率与理想值之间的偏差，用满量程范围的百分比表示。
零电平误差漂移零电平误差漂移衡量零电平误差随温度的变化，用μV/°C表示。
增益温度系数增益温度系数用来衡量增益误差随温度的变化，用(满量程范围的ppm)/°C表示。
失调误差失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之间的差值，用mV表示。
失调误差在AD56x3R上是通过将编码512载入DAC寄存器测得。
该值可以为正，也可为负。
直流电源抑制比(PSRR)PSRR表示电源电压变化对DAC输出的影响大小，是指DAC满量程输出的条件下VOUT变化量与VDD变化量之比，单位为dB。
VREF保持在2V，而VDD的变化范围为±10%。
输出电压建立时间输出电压建立时间是指对于1/4至3/4满量程输入变化，DAC输出达到并保持在额定电平所需的时间，测量从SCLK的第24个下降沿起进行。
数模转换毛刺脉冲当DAC寄存器中的输入码状态发生变化时，脉冲被注入到模拟输出。
数模转换毛刺脉冲通常规定为毛刺的面积，用nV-s表示，数字输入编码在主进位跃迁中改变1LSB(0x7FFF至0x8000)时进行测量。
参见图38。
数字馈通数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的脉冲，但在DAC输出未更新时进行测量。
数字馈通的单位为nV-s；测量数据总线上发生满量程编码变化时的情况，即全0至全
1，或相反。
基准馈通基准馈通是指DAC输出未更新(即LDAC为高电平)时DAC输出端的信号幅度与基准输入之比，单位为dB。
噪声频谱密度噪声频谱密度衡量内部产生的随机噪音。
随机噪声表示为频谱密度(nV/√Hz)。
测量方法是将DAC加载到中间电平，然后测量输出端噪声。
噪声频谱密度曲线图如图44所示。
直流串扰直流串扰是一个DAC输出电平因响应另一个DAC输出变化而发生的直流变化。
其测量方法是让一个DAC发生满量程输出变化(或软件关断并上电)，同时监控另一个保持中间电平的DAC。
单位为μ
V。
负载电流变化引起的直流串扰用来衡量一个DAC的负载电流变化对另一个保持中间电平的DAC的影响。
用mV/mA(μV/mA)表示。
Rev.F|Page18of32 数字串扰数字串扰是指一个输出为中间电平的DAC，其输出因响应另一个DAC的输入寄存器的满量程编码变化(全0至全1或相反)而引起的毛刺脉冲，该值在独立模式下进行测量，用nV-s表示。
模拟串扰模拟串扰是指一个DAC的输出因响应另一个DAC输出的变化引起毛刺脉冲，它的测量方法是，向一个输入寄存器加载满量程编码变化(全0至全1或相反)，同时LDAC保持高电平，然后发送脉冲使LDAC变为低电平，并监控数字编码未改变的DAC输出。
毛刺面积用nV-s表示。
DAC间串扰DAC间串扰是指一个DAC的输出因响应另一个DAC的数字编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包括数字和模拟串扰。
它的测量方法是：向一个DAC加载满刻度代码变化(全0至全1或相反)，保持LDAC为低电平，同时监控另一个DAC的输出。
毛刺电能用nV-s表示。
AD5623R/AD5643R/AD5663R 乘法带宽DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该带宽。
参考端的正弦波(DAC加载满量程编码)出现在输出端。
乘法带宽指输出幅度降至输入幅度以下3dB时的频率。
总谐波失真(THD)总谐波失真是指理想正弦波与使用DAC时其衰减形式的差别。
正弦波用作DAC的参考，而THD用来衡量DAC输出端存在的谐波。
单位为dB。
Rev.F|Page19of32 AD5623R/AD5643R/AD5663R 工作原理 数模转换部分 AD5623R/AD5643R/AD5663RDAC采用CMOS工艺制造，由一个电阻串DAC和一个输出缓冲放大器构成。
图49为DAC架构框图。
DACREGISTER VDD REF(+)RESISTOR STRINGREF(–) OUTPUTAMPLIFIER(GAIN=+2) VOUT GND 图49.DAC结构 DAC的输入编码为直接二进制，使用外部基准电压源时的理想输出电压为： 使用内部基准电压源时的理想输出电压为： 其中：D是载入DAC寄存器的二进制编码的十进制等效值： AD5623R(12位)：0至4095AD5643R(14位)：0至16,383。
AD5663R(16位)：0至65,535。
N为DAC分辨率。
电阻串 电阻串部分如图50所示。
它只是一串电阻，各电阻的值为
R。
载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电压，以馈入输出放大器。
抽取电压的方法是将连接电阻串与放大器的开关之一闭合。
由于它是一串电阻，因此可以保证单调性。
输出放大器 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范围为0V至VDD。
它能驱动连接至GND的一个2kΩ负载和1000pF电容的并联。
输出放大器的源电流和吸电流能力如图31所示。
压摆率为1.8V/μs，1/4到3/4满量程建立时间为10μs。
05858-03205858-033
R R
R TOOUTPUT AMPLIFIER
R R 内部基准电压源图50.电阻串 AD5623R/AD5643R/AD5663R的片内基准电压源在上电时关闭，可以通过写入控制寄存器予以使能。
详见“内部基准电压源设置”部分。
AD56x3R-3内置一个1.25V、5ppm/°C基准电压源，满量程输出为2.5V；AD56x3R-5内置一个2.5V、5ppm/°C基准电压源，满量程输出为5V。
各器件的内部基准电压通过VREFOUT引脚提供。
如果利用基准电压输出驱动外部负载，则需要使用缓冲器。
使用内部基准电压源时，建议在基准电压输出与GND之间放置一个100nF电容，使基准电压保持稳定。
外部基准电压源 根据应用要求，可以通过AD56x3R-3和AD56x3R-5上的VREFIN引脚来使用外部基准电压源。
片内基准电压源在上电时默认关闭。
AD56x3R-3和AD56x3R-5都可以采用2.7V至5.5V单电源供电。
串行接口 AD5623R/AD5643R/AD5663R的3线串行接口(SYNC、SCLK和DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数DSP兼容。
典型写序列的时序图参见图
2。
写序列通过将SYNC线置为低电平来启动。
来自DIN线的数据在SCLK的下降沿进入24位移位寄存器。
串行时钟频率最高可以达到50MHz，因而AD5623R/AD5643R/AD5663R能与高速DSP兼容。
在第24个时钟下降沿，最后一位数据被读入，编程功能执行完毕，例如DAC寄存器内容和/或工作模式的改变。
Rev.F|Page20of32 在这个阶段，SYNC线可以保持在低电平或置为高电平。
在任意一种情况下，必须在下一个写序列之前保持至少15ns的高电平，这样才能用SYNC下降沿启动下一个写序列。
由于SYNC缓冲在VIN=2V时比在VIN=0.8V时消耗更多电流，为了进一步降低功耗，SYNC在写序列之间的空闲时应为低电平。
然而，如前所述，在下次写序列前它必须被置为高电平。
输入移位寄存器 输入移位寄存器为24位宽(参见图52)。
前2位是无关位，后续三位是命令位C2至C0(参见表8)，然后是3位DAC地址A2至A0(参见表9)，最后是16、14、12位数据字。
AD5663R、AD5643R和AD5623R的数据字分别包括16、14、12位输入代码和后续0、2、4个无关位(参见图51、图52和图53)。
这些数据位在SCLK的第24个下降沿被送入DAC寄存器。
AD5623R/AD5643R/AD5663R 表
8.命令定义C2C1C0000001010 011100101110111 命令写入输入寄存器n更新DAC寄存器n写入输入寄存器n，更新全部(软件LDAC)写入并更新DAC通道n关断DAC(上电)复位LDAC寄存器设置内部基准电压源设置(开启/关闭) 表
9.地址命令 A2 A1 A0
0 0
0 0
0 1
0 1
0 0
1 1
1 1
1 地址(n)DACADACB保留保留所有DAC SYNC中断 在正常写序列中，SYNC线在至少24个SCLK的下降沿保持 为低电平，而DAC会在第24个下降沿更新。
但是，如果在 第24个下降沿之前SYNC被拉高，写序列就会被中断。
移 位寄存器会复位，写序列被认为是无效的。
不会造成DAC 寄存器内容的更新和工作模式的改变(参见图54)。
05858-034 05858-071 SCLK DB23
(MSB) DB0(LSB) XXC2C1C0A2A1A0D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0 COMMANDBITSADDRESSBITS DATABITS 图51.AD5663R输入移位寄存器内容 DB23(MSB) DB0(LSB) XXC2C1C0A2A1A0D13D12D11D10D9D8D7D6D5D4D3D2D1D0XX COMMANDBITSADDRESSBITS DATABITS 图52.AD5643R输入移位寄存器内容 DB23(MSB)XXC2C1C0A2A1A0D11D10D9D8D7D6D5D4D3D2D1D0X DB0(LSB)XXX COMMANDBITSADDRESSBITS DATABITS 图53.AD5623R输入移位寄存器内容 05858-072 05858-035 SYNCDIN DB23 DB0 INVALIDWRITESEQUENCE:SYNCHIGHBEFORE24THFALLINGEDGE DB23 DB0 图54.SYNC中断设置 VALIDWRITESEQUENCE,OUTPUTUPDATESONTHE24THFALLINGEDGE Rev.F|Page21of32 AD5623R/AD5643R/AD5663R 上电复位 AD5623R/AD5643R/AD5663R具有上电复位电路，可以在上电时控制输出电压。
AD5623R/AD5643R/AD5663RDAC的输出在上电后为0V，然后保持该电平，直到对DAC执行一个有效的写序列。
这对于在上电过程中需要了解DAC输出状态的应用来说很重要。
上电复位期间，LDAC或CLR上的所有事件都会被忽略。
软件复位 AD5623R/AD5643R/AD5663R具有软件复位功能。
命令101用于软件复位功能(参见表8)。
软件复位命令包含两种复位模式，可通过软件编程，设置控制寄存器的DB0位进行选择。
表10列出了这些位的状态与器件工作模式的对应关系。
表12列出了软件复位工作模式期间输入移位寄存器的内容。
表10.软件复位模式DB00 1(上电复位) 寄存器复位至零DAC寄存器输入寄存器DAC寄存器输入寄存器LDAC寄存器关断寄-存器内部基准电压源设置寄存器 掉电模式 AD5623R/AD5643R/AD5663R具有四种独立的工作模式。
命令100用于关断功能(参见表8)。
这些模式可通过软件-编程，设置控制寄存器中的DB5和DB4进行选择。
表11列出了这些位的状态与器件工作模式的对应关系。
将相应的两 位(DB1和DB0)设为
1，任意或所有DAC(DACB和DACA)都可以关断到选定的模式。
通过执行同一命令100，并将位DB5和DB4设为正常工作模式，任意DAC组合都可以上电。
若要选择要上电的DAC通道组合，请将相应的位(DB1和DB0)设为
1。
表13列出了掉电/上电期间输入移位寄存器的内容。
当LDAC为低电平时，DAC输出上电至输入寄存器中的值。
若LDAC为高电平，则在掉电前DAC输出上电至DAC寄存器中的值。
表11.工作模式 DB5 DB4
0 0
0 1
1 0
1 1 工作模式正常工作掉电模式 1kΩ至GND100kΩ接GND三态 当两位(DB1和DB2)均设为0时，器件正常工作，5V时正常模式功耗为250μ
A。
但在三种掉电模式下，5V时电源电流降至480nA(3V时为200nA)。
不仅是供电电流下降，输出级也从放大器输出切换为已知值的电阻网络，这是有好处的，因为在掉电模式下器件的输出阻抗是已知的。
输出既可以通过一个1kΩ或100kΩ电阻内部连接到GND，也可以保持开路(三态)，如图55所示。
RESISTORSTRINGDAC AMPLIFIER VOUT POWER-DOWNCIRCUITRY RESISTORNETWORK 05858-036 图55.掉电模式下的输出级 在掉电模式有效时，偏置发生器、输出放大器、电阻串以及其它相关线性电路全部关断。
然而，掉电期间DAC寄存器的内容不受影响。
对于VDD=5V和VDD=3V，退出掉电模式所需时间通常为4μs(参见图37)。
表12.软件复位命令的24位输入移位寄存器内容 MSB LSB DB23至DB22 DB21DB20DB19DB18DB17DB16DB15至DB1 DB0 x无关
1 0
1 命令位(C2至C0) x x x 地址位(A2至A0) x无关 1/0决定软件复位模式 Rev.F|Page22of32 AD5623R/AD5643R/AD5663R 表13.掉电/上电功能的24位输入移位寄存器内容 MSB LSB DB23至 DB15至 DB22DB21DB20DB19DB18DB17DB16DB6 DB5DB4DB3DB2DB1 DB0 x
1 0
0 x x x x PD1PD0x x DACB DACA 无关 命令位(C2至C0) 地址位(A2至A0) 无关 掉电模式 无关 掉电/上电通道选择， 无关 相应的位设为1可选择 通道 表14.LDAC设置命令的24位输入移位寄存器内容 MSB DB23至DB22 DB21DB20DB19DB18 DB17 x
1 1
0 x x 无关 命令位(C2至C0) 地址位(A3至A0)无关 DB16DB15至DB2DB1 LSBDB0 x x 无关 DACB DACA 设置DAC为0或1以选择所需的工作模式 LDAC功能 AD5623R/AD5643R/AD5663RDAC具有由两个寄存器库组成的双缓冲接口：输入寄存器和DAC寄存器。
输入寄存器直接连接到输入移位寄存器，有效写序列完成时，数字编码被转移到相关的输入寄存器。
DAC寄存器包含电阻串所用的数字编码。
对DAC寄存器的访问由LDAC引脚控制。
当LDAC引脚为高电平时，DAC寄存器被锁存，输入寄存器可以改变状态而不会影响DAC寄存器的内容。
然而，当LDAC变为低电平时，DAC寄存器变为透明状态，并更新为输入寄存器的内容。
当用户需要同时更新所有DAC输出时，双缓冲接口很有用。
用户可以分别写入输入寄存器，然后在写入其他DAC输入寄存器时拉低LDAC，所有输出将会同时更新。
这些器件均有额外的功能：除非其输入寄存器自从上一次LDAC被拉低时更新过，否则不会更新。
通常情况下，当LDAC被拉低时，器件会使用输入寄存器的内容来填充DAC寄存器。
对于AD5623R/AD5643R/AD5663R而言，仅在上次DAC寄存器更新后输入寄存器已经改变时，DAC寄存器才会更新，从而消除不必要的数字串扰。
利用硬件LDAC引脚可以同时更新所有DAC的输出。
同步LDACDAC寄存器在读入新数据后，即在第24个SCLK脉冲下降沿更新。
LDAC可以永久接为低电平或脉冲形式，如图2所示。
异步LDAC输出不在写入输入寄存器的同时更新。
当LDAC变为低电平时，DAC寄存器更新为输入寄存器的内容。
利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引脚。
该寄存器允许用户选择在执行硬件LDAC引脚时同时更新哪些通道。
如果将某一DAC通道的LDAC位寄存器设为
0，则意味着该通道的更新受LDAC引脚的控制。
如果该位设为
1，则该通道同步更新，即DAC寄存器在读入新数据后更新，与LDAC引脚的状态无关，此时LDAC引脚被视为接低电平。
有关LDAC寄存器的工作模式，请参见表15。
在用户希望同时更新选定的通道，而其余通道同步更新的应用中，这种灵活性十分有用。
使用命令110写入DAC将加载2位LDAC寄存器[DB1:DB0]。
各通道的默认值为
0，即LDAC引脚正常工作。
如果将某一位设为
1，则意味着无论LDAC引脚的状态如何，对应的DAC寄存器都会更新。
表14列出了LDAC寄存器设置命令期间输入移位寄存器的内容。
表15.LDAC寄存器工作模式 LDAC位(DB1至DB0) LDAC引脚
0 1/0
1 x=无关 LDAC操作由LDAC引脚决定。
在第24个SCLK脉冲的下降沿读入新数据后，DAC寄存器更新。
Rev.F|Page23of32 AD5623R/AD5643R/AD5663R 内部基准电压源设置 片内基准电压源在上电时默认关闭。
通过设置控制寄存器中的软件可编程位DB0，可以开启或关闭此基准电压源。
表16列出了该位的状态与工作模式的对应关系。
命令111用于内部基准电压源的设置(参见表8)。
表16列出了内部基准电压源设置命令期间输入移位寄存器的内容。
表16.基准电压源设置寄存器 内部基准电压 源设置寄存器(DB0) 操作
0 基准电压源关闭(默认)
1 基准电压源开启 表17.基准电压源设置功能的32位输入移位寄存器内容 MSB DB23至DB22 DB21 DB20 DB19 x
1 1
1 无关 命令位(C2至C0) DB18 DB17 x x 地址位(A2至A0) DB16
x DB15至DB1x无关 LSBDB01/0基准电压源设置寄存器 Rev.F|Page24of32 微处理器接口AD5623R/AD5643R/AD5663R与Blackn®ADSP-BF53X接口 图56显示的是AD5623R/AD5643R/AD5663R与BlacknADSP-BF53X微处理器之间的串行接口。
ADSP-BF53X系列处理器集成两个双通道同步串口SPORT1和SPORT0，用于串行和多处理器通信。
将SPORT0连接到AD5623R/AD5643R/AD5663R，接口设置如下：DT0PRI驱动AD5623R/AD5643R/AD5663R的DIN引脚，TSCLK0则驱动器件的SCLK。
SYNC由TFS0驱动。
ADSP-BF53x1TFS0 DTOPRITSCLK0 AD5643R/AD5663R1 SYNC DIN SCLK 05858-037 1ADDITIONALPINSOMITTEDFORCLARITY. 图56.AD5623R/AD5643R/AD5663R与BlacknADSP-BF53X接口 AD5623R/AD5643R/AD5663R与68HC11/68L11接口图57显示的是AD5623R/AD5643R/AD5663R与68HC11/68L11微控制器之间的串行接口。
68HC11/68L11的SCK驱动AD5623R/AD5643R/AD5663R的SCLK，MOSI输出则驱动DAC的串行数据线。
68HC11/68L111PC7SCK MOSI AD5643R/AD5663R1 SYNC SCLK DIN 05858-038 1ADDITIONALPINSOMITTEDFORCLARITY. 图57.AD5623R/AD5643R/AD5663R与68HC11/68L11接口 SYNC信号由端口线(PC7)产生。
该接口正确工作的设置条件如下：68HC11/68L11的CPOL位设为
0，CPHA位设为
1。
当数据发送给DAC时，SYNC线被拉低(PC7)。
当68HC11/68L11按照以上所述进行配置时，MOSI输出端上的数据在SCK的下降沿有效。
来自68HC11/68L11的串行数据以8位字节进行传送，即在每个发送周期中，仅出现在8个时钟下降沿。
数据以MSB优先方式发送。
要将数据载入AD5623R/AD5643R/AD5663R，PC7应在前8个位传输完成后保持低 AD5623R/AD5643R/AD5663R 电平，同时对DAC执行第二次串行写操作。
此程序结束后PC7被拉高。
AD5623R/AD5643R/AD5663R与80C51/80L51的接口图58显示的是AD5623R/AD5643R/AD5663R与80C51/80L51微控制器之间的串行接口。
该接口设置如下：80C51/80L51的TxD驱动AD5623R/AD5643R/AD5663R的SCLK，RxD则驱动器件的串行数据线。
SYNC信号同样由端口的一个位可编程引脚产生。
在这个例子中，使用的是端口线P3.3。
向AD5623R/AD5643R/AD5663R发送数据时，P3.3被拉低。
80C51/80L51仅以8位字节传送数据，因此在发送周期中只有8个时钟下降沿。
要加载数据到DAC，在前8位发送后P3.3保持低电平，第二次写周期开始传输第二个字节的数据。
这个周期结束后P3.3被拉高。
80C51/80L51以LSB优先格式输出串行数据。
AD5623R/AD5643R/AD5663R必须以MSB优先方式接收数据，80C51/80L51的发送程序需要考虑这一情况。
80C51/80L511P3.3TxDRxD AD5643R/AD5663R1 SYNC SCLK DIN 05858-039 1ADDITIONALPINSOMITTEDFORCLARITY. 图58.AD5623R/AD5643R/AD5663R与80C512/80L51接口 AD5623R/AD5643R/AD5663R与MICROWIRE接口图59显示的是AD5623R/AD5643R/AD5663R与MICROWIRE兼容器件之间的接口。
串行数据在串行时钟的下降沿输出，并在SK的上升沿进入AD5623R/AD5643R/AD5663R。
MICROWIRE1CSSKSO AD5643R/AD5663R1 SYNC SCLK DIN 05858-040 1ADDITIONALPINSOMITTEDFORCLARITY. 图59.AD5623R/AD5643R/AD5663R与MICROWIRE接口 Rev.F|Page25of32 AD5623R/AD5643R/AD5663R 应用信息 基准电压源用作电源 AD5623R/AD5643R/AD5663R所需的电源电流非常低，因此也可以利用基准电压源提供器件所需的电压(参见图60)。
当电源噪声相当高，或者系统电源电压不是5V或3V时(例如为15V)，这种电源方案特别有用。
基准电压源输出一个稳定的电源电压用于AD5623R/AD5643R/AD5663R。
如果使用低压差型REF195，则在DAC输出端无负载时，它必须向AD5623R/AD5643R/AD5663R提供500μA的电流。
当DAC输出端有负载时，REF195还需要向负载提供电流。
所需的总电流(DAC输出端有5kΩ负载)为： 500µA+(5V/5kΩ)=1.25mAREF195的负载调整率典型值为2ppm/mA，因此对于1.5mA电流输出，误差为3ppm(15μV)，这相当于0.196LSB的误差。
15V 5VREF195 THREE-WIRESERIAL INTERFACE SYNCSCLK DIN VDD AD5623R/AD5643R/AD5663R VOUT=0VTO5V 05858-041 图60.REF195用作AD5623R/AD5643R/AD5663R的电源 使用AD5663R的双极性操作 AD5663R针对单电源供电而设计，但利用图61所示的电路，它也能支持双极性输出范围。
该电路提供±5V的输出电压范围。
放大器输出端的轨到轨操作利用AD820或OP295作为输出放大器来实现。
任意输入编码的输出电压可以按如下公式计算： V=
V × 
D  ×  R1 + R2  −
V ×  R2 
O DD  65,536  R1  DDR1 其中D代表十进制输入编码(0至65,535)。
当VDD=5V、R1=R2=10kΩ时， 10×D VO= −5V 65,536 输出电压范围为±5V，0x0000对应−5V输出，0xFFFF对应+5V输出。
R2=10kΩ +5V +5V R1=10kΩ AD820/ ±5V OP295 VDD VOUT 10µF0.1µFAD5663R–5V 05858-042 THREE-WIRESERIAL INTERFACE 图61.采用AD5663R的双极性工作模式 AD5663R与电隔离接口的配合使用 在工业环境的过程控制应用中，常常有必要使用电隔离接 口以保护和隔离控制电路，使之免受可能出现在DAC工作区域的危险共模电压影响。
iCoupler®可以提供超过2.5kV的隔离电压。
AD5663R使用3线串行逻辑接口，因此ADuM13003通道数字隔离器可以提供所需的隔离(参见图62)。
器件的电源也需要隔离，而这可以通过变压器实现。
在变压器的DAC侧，5V稳压器提供AD5663R所需的5V电源。
POWER 5VREGULATOR 10µ
F 0.1µ
F SCLKSDI VIA VOA ADuM1300 VIB VOB DATA VIC VOC VDDSCLK AD5663R SYNC VOUT DINGND 图62.AD5663R与电隔离接口的配合使用 05858-043 Rev.F|Page26of32 电源旁路和接地 在注重精度的电路中，精心考虑电路板上的电源和接地回路布局很有用。
含AD5663R的印刷电路板应具有单独的模拟部分和数字部分，各部分应有自己的板面积。
如果AD5663R所在系统中有其它器件要求AGND至DGND连接，则只能在一个点上进行连接。
该接地点应尽可能靠近AD5663R。
AD5663R的电源应使用10μF和0.1μF电容进行旁路。
这些电容应尽可能靠近该器件，且0.1μF电容最好正对着该器件。
10µF电容应为钽珠型电容。
0.1μF电容必须具有低有效串联电阻(ESR)和低有效串联电感(ESI)，因此，普通的陶瓷型电容是可行的。
AD5623R/AD5643R/AD5663R 针对内部逻辑开关引起的瞬态电流所导致的高频干扰，该0.1μF电容可提供低阻抗接地路径。
电源走线本身应尽可能宽，以提供低阻抗路径，并减小电源线路上的毛刺效应。
时钟和其它快速开关的数字信号应通过数字地将其与电路板上的其它器件屏蔽开。
尽可能避免数字信号与模拟信号交叠。
当电路板相反两侧的走线相交时，应确保这些走线彼此垂直，以减小电路板的馈通效应。
最佳电路板布局技术是微带线技术，其中电路板的元件侧专用于接地层，信号走线则布设在焊接侧。
但是，这种技术对于双层电路板未必可行。
Rev.F|Page27of32 02-27-2012-
B AD5623R/AD5643R/AD5663R 外形尺寸 PIN1INDEXAREA 0.800.750.70SEATINGPLANE 3.103.00SQ2.90 2.482.382.23 0.50BSC TOPVIEW 0.500.400.30
6 10 EXPOSEDPAD
5 1 BOTTOMVIEW 1.741.641.49 PIN1INDICATOR(R0.15) FORPROPERCONNECTIONOF 0.05MAX THEEXPOSEDPAD,REFERTO 0.02NOM THEPINCONFIGURATIONANDFUNCTIONDESCRIPTIONS COPLANARITYSECTIONOFTHISDATASHEET. 0.30 0.08 0.25 0.20REF 0.20 图63.10引脚引脚架构芯片级封装[LFCSP_WD]3mmx3mm，超薄体，双排引脚(CP-10-9)图示尺寸单位：mm 3.103.002.90 3.103.002.90 10
6 5.15 4.90 4.6515 PIN1IDENTIFIER 0.50BSC 0.95 15°MAX 0.85 1.10MAX 0.75 0.70 0.15 0.30 6° 0.23 0.55 CO0P.0L5ANARITY0.150°0.130.40 0.10 COMPLIANTTOJEDECSTANDARDSMO-187-BA 图64.10引脚超小型封装[MSOP](RM-10) 图示尺寸单位：mm 091709-
A Rev.F|Page28of32 订购指南 型号1AD5623RBCPZ-3R2AD5623RBCPZ-3REEL7AD5623RBCPZ-5REEL7AD5623RBRMZ-3AD5623RBRMZ-3REEL7AD5623RBRMZ-5AD5623RBRMZ-5REEL7AD5623RACPZ-5REEL7AD5623RARMZ-5REEL7AD5623RARMZ-5AD5643RBRMZ-3AD5643RBRMZ-3REEL7AD5643RBRMZ-5AD5643RBRMZ-5REEL7AD5663RBCPZ-3R2AD5663RBCPZ-3REEL7AD5663RBCPZ-5REEL7AD5663RBRMZ-3AD5663RBRMZ-3REEL7AD5663RBRMZ-5AD5663RBRMZ-5REEL7EVAL-AD5663REBZ 1Z=符合RoHS标准的器件。
温度范围−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°
C　−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°C−40°C至+105°
C AD5623R/AD5643R/AD5663R 精度±1LSBINL±1LSBINL±1LSBINL±1LSBINL±1LSBINL±1LSBINL±1LSBINL±2LSBINL±2LSBINL±2LSBINL±4LSBINL±4LSBINL±4LSBINL±4LSBINL±16LSBINL±16LSBINL±16LSBINL±16LSBINL±16LSBINL±16LSBINL±16LSBINL 内部基准电压源1.25V1.25V2.5V1.25V1.25V2.5V2.5V2.5V2.5V2.5V1.25V1.25V2.5V2.5V1.25V1.25V2.5V1.25V1.25V2.5V2.5V 封装描述10引脚LFCSP_WD10引脚LFCSP_WD10引脚LFCSP_WD10引脚MSOP10引脚MSOP10引脚MSOP10引脚MSOP10引脚LFCSP_WD10引脚MSOP10引脚MSOP10引脚MSOP10引脚MSOP10引脚MSOP10引脚MSOP10引脚LFCSP_WD10引脚LFCSP_WD10引脚LFCSP_WD10引脚MSOP10引脚MSOP10引脚MSOP10引脚MSOP评估板 封装选项CP-10-9CP-10-9CP-10-9RM-10RM-10RM-10RM-10CP-10-9RM-10RM-10RM-10RM-10RM-10RM-10CP-10-9CP-10-9CP-10-9RM-10RM-10RM-10RM-10 标识D85D85D86D85D85D86D86DKBDKPDKPD81D81D7QD7QD7SD7SD7HD7SD7SD7HD7H Rev.F|Page29of32 AD5623R/AD5643R/AD5663R注释 Rev.F|Page30of32 AD5623R/AD5643R/AD5663R注释 Rev.F|Page31of32 AD5623R/AD5643R/AD5663R注释 ©2006–2013AnalogDevices,Inc.Allrightsreserved.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. D05858sc-0-2/13(F) Rev.F|Page32of32