V至15V输出精度：±1.5%(整个温度范围内)可调开关频率范围：250kHz至1.4MHz可调/固定输出选项，可通过工厂熔丝调节电源调节
通道1和通道2：带低端FET驱动器的可编程1.2A/2.5A/4A同步降压调节器
通道3和通道4：1.2A同步降压调节器通道5：200mA低压差(LDO)调节器针对小负载要求，5.1VLDO电源始终处于激活状态8A单通道输出(通道1和通道2并联工作)精密使能，0.8V精确阈值有源输出放电开关FPWM或自动PWM/PSM模式选择频率同步输入或输出针对OVP/OCP故障提供可选的闩锁保护所选通道的电源良好指示UVLO、OCP和TSD保护48引脚7mm×7mmLFCSP封装结温范围：−40°C至+125°
C 应用 小型蜂窝基站FPGA和处理器应用安防和监控医疗应用 概述 ADP5052在一个48引脚LFCSP封装中集成了四个高性能降压调节器和一个200mA低压差(LDO)调节器，可满足严苛的性能和电路板空间要求。
器件可直接连接高达15V的输入电压，无需使用前置调节器。
通道1和通道2集成高端功率MOSFET和低端MOSFET驱动器。
低端功率器件可使用外部NFET，以优化解决方案的效率并提供1.2A、2.5A或4A的可编程输出电流。
以并联配置方式组合通道1和通道2可提供高达8A的单路输出电流。
带四通道降压调节器和200mALDO调节器的5通道集成式电源解决方案 ADP5052 C14.5VTO15V VREGVDD C0PVIN1 C2COMP1 EN1SS12 PVIN2C5 COMP2EN2 PWRGDPVIN3 C8COMP3 EN3SS34 PVIN4C11 COMP4EN4 1.7VTO5.5VPVIN5C14EN5 典型应用电路 ADP5052 SYNC/MODE IN1T00VmRAEGOSCILLATOR RT CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) FB1BST1SW1C3 VREGVREG DL1 Q1 PGNDDL2 RILIM1RILIM2 Q2SW2 C6BST2FB2 L1 VOUT1 C4 VOUT2L2 C7 CHANNEL3BUCKREGULATOR (1.2A) CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR BST3C9 SW3FB3PGND3BST4 C12SW4FB4PGND4VOUT5FB5 L3 VOUT3 C10 L4 VOUT4 C13 VOUT5C15 EXPOSEDPAD 图
1. 通道3和通道4同时集成高端和低端MOSFET，以提供1.2A输出电流。
ADP5052的开关频率可编程或同步至外部时钟。
ADP5052的每个通道均集成一个精密使能引脚，可方便地设置上电时序或改变可调节UVLO阈值。
ADP5052集成通用LDO调节器，具有低静态电流和低压差特性，提供高达200mA的输出电流。
10900-001 Rev.0 DocumentFeedback InformationfurnishedbyAnalogDevicesisbelievedtobeurateandreliable.However,no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. OneTechnologyWay,
P.O.Box9106,Norwood,MA02062-9106,
U.S.A. Tel:781.329.4700 ©2013AnalogDevices,Inc.Allrightsreserved. TechnicalSupport ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI提供
2.Rev.0|Page3of40 –EA5 + 0.5V PVIN3 BST3 SW3 PGND3 PVIN4BST4SW4PGND4VOUT5FB5 10900-202 ADP5052 ADP5052 技术规格 除非另有说明，对于最小值/最大值规格，VIN=12V，VVREG=5.1V，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
1.参数输入电源电压范围 静态电流 工作静态电流 欠压闭锁 上升阈值下降阈值迟滞振荡器电路开关频率开关频率范围SYNC输入 输入时钟范围输入时钟脉冲宽度 最短导通时间最短关断时间输入时钟高电压输入时钟低电压SYNC输出时钟频率正脉冲占空比上升或下降时间高电平电压精密使能 高电平阈值低电平阈值下拉电阻电源良好内部电源良好上升阈值内部电源良好迟滞内部电源良好下降延迟PWRGD引脚的上升延迟PWRGD引脚的漏电流PWRGD引脚的输出低电压内部调节器VDD输出电压VDD电流限值VREG输出电压VREG压差电压VREG电流限值热关断热关断阈值热关断迟滞 符号VIN 最小值4.5 IQ(4-BUCKS) ISHDN(4BUCKS+LDO)UVLO VUVLO-RISING VUVLO-FALLING 3.6 VHYS fSW 700 250 fSYNC 250 tSYNC_MIN_ONtSYNC_MIN_OFFVH(SYNC)VL(SYNC) 1001001.3 fCLKtCLK_PULSE_DUTYtCLK_RISE_FALLVH(SYNC_OUT) VTH_H(EN)VTH_L(EN)RPULL-DOWN(EN) 0.688 VPWRGD(RISE)VPWRGD(HYS)tPWRGD_FALLtPWRGD_PIN_RISEIPWRGD_LEAKAGEVPWRGD_LOW 86.3 VVDD 3.2 ILIM_VDD 20 VVREG 4.9 VDROPOUT ILIM_VREG 50 TSHDNTHYS 典型值 最大值15.0 4.8 6.25 25 65 4.2 4.36 3.78 0.42 740 780 1400 1400 0.4 fSW5010VVREG 0.8060.7251.0 90.53.35010.150 3.305515.122595 15015 0.832 95 11003.4805.3140 单位V mA µ
A VVV kHzkHz kHz nsnsVV kHz%nsV VVMΩ %%µsmsµAmV VmAVmVmA °C°
C 测试条件/注释PVIN1、PVIN2、PVIN3、PVIN4引脚PVIN1、PVIN2、PVIN3、PVIN4引脚无切换，所有ENx引脚均为高电平所有ENx引脚均为低电平PVIN1、PVIN2、PVIN3、PVIN4引脚 RT=25.5kΩ EN1、EN2、EN3、EN4、EN5输入 IPWRGD=1mAIVDD=10mAIVREG=50mA Rev.0|Page4of40 ADP5052 降压调节器规格 除非另有说明，对于最小值/最大值规格，VIN=12V，VVREG=5.1V，fSW=600kHz(所有通道)，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
2. 参数 符号 最小值 典型值最大值 单位 测试条件/注释 通道1同步降压调节器 FB1引脚 固定输出选项 VOUT1 0.85 1.60
V 熔丝调整 可调反馈电压 VFB1 0.800
V 反馈电压精度 VFB1(DEFAULT) −0.55 +0.55 % TJ
=25°
C −1.25 +1.0 % 0°C≤TJ≤85°
C −1.5 +1.5 % −40°C≤TJ≤+125°
C 反馈偏置电流 IFB1 0.1 µ
A 可调电压 SW1引脚 高端功率FET导通电阻 RDSON(1H) 100 mΩ 引脚对引脚测量 限流阈值 ITH(ILIM1) 3.50 4.4 5.28
A RILIM1=悬空 1.91 2.63 3.08
A RILIM1=47kΩ 4.95 6.44 7.48
A RILIM1=22kΩ 最短导通时间 tMIN_ON1 117 155 ns fSW=250kHz至1.4MHz 最短关断时间 tMIN_OFF1 1/9×tSW ns fSW=250kHz至1.4MHz 低端驱动器，DL1引脚 上升时间 tRISING1 20 ns CISS=1.2nF 下降时间 tFALLING1 3.4 ns CISS=1.2nF 源电流电阻 tSOURCING1 10 Ω 吸电流电阻 tSINKING1 0.95 Ω 误差放大器(EA)，COMP1引脚 EA跨导 gm1 310 470 620 µ
S 软启动 软启动时间 tSS1 2.0 ms SS12连接到VREG 可编程软启动范围 2.0 8.0 ms 打嗝时间
COUT放电开关导通电阻通道2同步降压调节器 tHICCUP1RDIS1 7×tSS1 ms 250 Ω FB2引脚 固定输出选项 VOUT2 3.3 5.0
V 熔丝调整 可调反馈电压 VFB2 0.800
V 反馈电压精度 VFB2(DEFAULT) −0.55 +0.55 % TJ
=25°
C −1.25 +1.0 % 0°C≤TJ≤85°
C −1.5 +1.5 % −40°C≤TJ≤+125°
C 反馈偏置电流 IFB2 0.1 µ
A 可调电压 SW2引脚 高端功率FET导通电阻 RDSON(2H) 110 mΩ 引脚对引脚测量 限流阈值 ITH(ILIM2) 3.50 4.4 5.28
A RILIM2=悬空 1.91 2.63 3.08
A RILIM2=47kΩ 4.95 6.44 7.48
A RILIM2=22kΩ 最短导通时间 tMIN_ON2 117 155 ns fSW=250kHz至1.4MHz 最短关断时间 tMIN_OFF2 1/9×tSW ns fSW=250kHz至1.4MHz 低端驱动器，DL2引脚 上升时间 tRISING2 20 ns CISS=1.2nF 下降时间 tFALLING2 3.4 ns CISS=1.2nF 源电流电阻 tSOURCING2 10 Ω 吸电流电阻 tSINKING2 0.95 Ω Rev.0|Page5of40 ADP5052 参数误差放大器(EA)，COMP2引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻 通道3同步降压调节器FB3引脚固定输出选项可调反馈电压反馈电压精度 反馈偏置电流SW3引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值最短导通时间最短关断时间误差放大器(EA)，COMP3引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻通道4同步降压调节器FB4引脚固定输出选项可调反馈电压反馈电压精度 反馈偏置电流SW4引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值最短导通时间最短关断时间误差放大器(EA)，COMP4引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻 符号 gm2tSS2tHICCUP2RDIS2 最小值3102.0 典型值 4702.07×tSS2250 最大值6208.0 单位 µS msmsmsΩ 测试条件/注释SS12连接到VREG VOUT3VFB3VFB3(DEFAULT) IFB3 RDSON(3H)RDSON(3L)ITH(ILIM3)tMIN_ON3tMIN_OFF3 gm3 tSS3 tHICCUP3RDIS3 1.20−0.55−1.25−1.5 1.7 3102.0 0.800 1.80 +0.55+1.0+1.50.1 225 150 2.2 2.55 90 120 1/9×tSW 470 620 2.08.0 7×tSS3250
V 熔丝调整
V % TJ=25°
C % 0°C≤TJ≤85°
C % −40°C≤TJ≤+125°
C µ
A 可调电压 mΩ 引脚对引脚测量 mΩ 引脚对引脚测量
A ns fSW=250kHz至1.4MHz ns fSW=250kHz至1.4MHz µ
S ms SS34连接到VREG ms ms Ω VOUT4VFB4VFB4(DEFAULT) IFB4 RDSON(4H)RDSON(4L)ITH(ILIM4)tMIN_ON4tMIN_OFF4 gm4 tSS4 tHICCUP4RDIS4 2.5−0.55−1.25−1.5 1.7 3102.0 0.800 5.5 +0.55+1.0+1.50.1 225 150 2.2 2.55 90 120 1/9×tSW 470 620 2.08.0 7×tSS4250 Rev.0|Page6of40
V 熔丝调整
V % TJ=25°
C % 0°C≤TJ≤85°
C % −40°C≤TJ≤+125°
C µ
A mΩ 引脚对引脚测量 mΩ 引脚对引脚测量
A ns fSW=250kHz至1.4MHz ns fSW=250kHz至1.4MHz µ
S ms SS34连接到VREG ms ms Ω ADP5052 LDO调节器规格 除非另有说明，VIN5=(VOUT5+0.5V)或1.7V(取较大值)至5.5V；CIN=COUT=1µF；对于最小值/最大值规格，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
3.参数输入电源电压范围工作电源电流 LDO调节器的偏置电流 电压反馈(FB5引脚)可调反馈电压反馈电压精度 压差 限流阈值输出噪声电源抑制比 最小值1.7 −1.0−1.6−2.0 250 典型值 3060145 0.500 8010018051092 7766 最大值5.5 130170320 +1.0+1.6+2.0 单位
V µAµAµ
A V%%% mVmVmVmAµVrms dBdB 测试条件/注释PVIN5引脚 IOUT5=200µAIOUT5=10mAIOUT5=200mA TJ=25°C0°C≤TJ≤85°C−40°C≤TJ≤+125°CIOUT5=200mAVOUT5=3.3VVOUT5=2.5VVOUT5=1.5V输出电压降至额定典型值的90%10Hz至100kHz,VPVIN5=5V,VOUT5=1.8VVPVIN5=5V,VOUT5=1.8V,IOUT5=1mA10kHz100kHz Rev.0|Page7of40 ADP5052 绝对最大额定值 表
4.参数 PVIN1至PGNDPVIN2至PGNDPVIN3至PGND3PVIN4至PGND4PVIN5至GNDSW1至PGNDSW2至PGNDSW3至PGND3SW4至PGND4PGND至GNDPGND3至GNDPGND4至GNDBST1至SW1BST2至SW2BST3至SW3BST4至SW4DL1至PGNDDL2至PGNDSS12,SS34至GNDEN1,EN2,EN3,EN4,EN5至GNDVREG至GNDSYNC/MODE至GNDVOUT5,FB5至GNDRT至GNDPWRGD至GNDFB1,FB2,FB3,FB4至GND1FB2至GND2FB4至GND2COMP1,COMP2,COMP3,COMP4 至GNDVDD至GND存储温度范围工作结温范围 额定值−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+6.5V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+0.3V−0.3V至+0.3V−0.3V至+0.3V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+3.6V−0.3V至+6.5V−0.3V至+3.6V−0.3V至+6.5V−0.3V至+7V−0.3V至+3.6V −0.3V至+3.6V−65°C至+150°C−40°C至+125°
C 1此额定值适用于ADP5052的可调输出电压型号。
2此额定值适用于ADP5052的固定输出电压型号。
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。
表
5.热阻封装类型48引脚LFCSP θJA θJC 27.872.99 单位°C/W ESD警告 ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。
因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。
Rev.0|Page8of40 引脚配置和功能描述 ADP5052 48EN347SS3446COMP345FB344VREG43SYNC/MODE42VDD41RT40FB139COMP138SS1237EN1 BST31PGND32 SW33PVIN34 EN55FB56VOUT57PVIN58PVIN49SW410 PGND411BST412 ADP5052 TOPVIEW(NottoScale) 36PVIN135PVIN134SW133SW132BST131DL130PGND29DL228BST227SW2 26SW225PVIN2 GND13EN414COMP415FB416GND17GND18GND19PWRGD20FB221COMP222EN223PVIN224 10900-002 表
6.引脚功能描述 引脚编号引脚名称
1 BST3
2 PGND3
3 SW3
4 PVIN3
5 EN5
6 FB5
7 VOUT5
8 PVIN5
9 PVIN4 10 SW4 11 PGND4 12 BST4 13 GND 14 EN4 15 COMP4 16 FB4 17,
18,19GND 20 PWRGD 21 FB2 22 COMP2 23 EN2 24,25 PVIN2 26,27 SW2 28 BST2 29 DL2 30 PGND 31 DL1 32 BST1 NOTES1.THEEXPOSEDPADMUSTBECONNECTEDAND SOLDEREDTOANEXTERNALGROUNDPLANE. 图
3.引脚配置 说明通道3的高端FET驱动器电源。
通道3的电源地。
通道3的开关节点输出。
通道3的电源输入。
在此引脚和地之间连接一个旁路电容。
通道5的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道5的反馈检测输入引脚。
通道5的电源输出。
通道5的电源输入。
在此引脚和地之间连接一个旁路电容。
通道4的电源输入。
在此引脚和地之间连接一个旁路电容。
通道4的开关节点输出。
通道4的电源地。
通道4的高端FET驱动器电源。
此引脚仅用于内部测试。
连接此引脚到地。
通道4的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道4的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道4的反馈检测输入引脚。
这些引脚仅用于内部测试。
连接这些引脚到地。
电源良好信号输出。
此开漏输出是所选通道的电源良好信号。
通道2的反馈检测输入引脚。
通道2的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道2的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道2的电源输入。
在此引脚和地之间连接一个旁路电容。
通道2的开关节点输出。
通道2的高端FET驱动器电源。
通道2的低端FET栅极驱动器。
在此引脚与地之间连接一个电阻可设置通道2的限流阈值。
通道1和通道2的电源地。
通道1的低端FET栅极驱动器。
在此引脚与地之间连接一个电阻可设置通道1的限流阈值。
通道1的高端FET驱动器电源。
Rev.0|Page9of40 ADP5052 引脚编号33,3435,363738 3940414243 4445464748 引脚名称SW1PVIN1EN1SS12 COMP1FB1RTVDDSYNC/MODE VREGFB3COMP3SS34EN3EPAD 说明 通道1的开关节点输出。
内部5.1VVREG线性调节器和通道1降压调节器的电源输入。
在此引脚和地之间连接一个旁路电容。
通道1的使能输入。
可使用外部电阻分压器来设定启动阈值。
在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道1和通道2的软启动时间(参见“软启动”部分)。
此引脚还用来配置通道1和通道2的并行操作(参见“并行操作”部分)。
通道1的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道1的反馈检测输入引脚。
将一个电阻连接在RT和地之间，用以在250kHz至1.4MHz之间设置开关频率。
更多信息参见“振荡器”部分。
内部3.3V线性调节器的输出。
在此引脚与地之间连接一个1µF陶瓷电容。
同步输入/输出(SYNC)。
要将器件的开关频率与外部时钟同步，可将该引脚连接至频率为250kHz至1.4MHz的外部时钟。
也可利用工厂熔丝将此引脚配置为同步输出。
强制PWM或自动PWM/PSM选择引脚(MODE)。
此引脚为逻辑高电平时，器件以强制PWM(FPWM)模式工作。
此引脚为逻辑低电平时，器件以自动PWM/PSM模式工作。
内部5.1V线性调节器的输出。
在此引脚与地之间连接一个1µF陶瓷电容。
通道3的反馈检测输入引脚。
通道3的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道3和通道4的软启动时间(参见“软启动”部分)。
通道3的使能输入。
可使用外部电阻分压器来设定启动阈值。
裸露焊盘(模拟地)。
裸露焊盘必须连接并焊接到外部接地层。
Rev.0|Page10of40 典型工作特性 100 90 80 70 EFFICIENCY(%) 60 50 VOUT=1.2V 40 VOUT=1.5V VOUT=1.8V 30 VOUT=2.5V 20VVOOUUTT==35..30VV 10
0 0
1 2
3 4 IOUT(A) 图
4.通道1/通道2效率曲线，VIN=12V，fSW=600kHz，FPWM模式 100 90 80 70 EFFICIENCY(%) 60 50 40 VOUT=1.2V VOUT=1.5V 30 VOUT=1.8V VOUT=2.5V 20 VOUT=3.3V 10
0 0
1 2
3 4 IOUT(A) 图
5.通道1/通道2效率曲线，VIN=5.0V，fSW=600kHz，FPWM模式 100 90 80 EFFICIENCY(%) 70 fSW=300kHz 60 fSW=600kHz fSW=1.0MHz 50 40 30 20 10
0 0
1 2
3 4 IOUT(A) 图
6.通道1/通道2效率曲线，VIN=12V，VOUT=1.8V，FPWM模式 10900-005 EFFICIENCY(%) 10900-004 EFFICIENCY(%) 10900-003 EFFICIENCY(%) ADP5052 100 90 80 70 60 50 40 VOUT=1.2V,FPWM 30 VOUT=1.2V,AUTOPWM/PSM 20 VOUT=1.8V,FPWM VOUT=1.8V,AUTOPWM/PSM 10 VOUT=3.3V,FPWM VOUT=3.3V,AUTOPWM/PSM
0 0 0.1
1 10 IOUT(A) 图
7.通道1/通道2效率曲线，VIN=12V，fSW=600kHz，FPWM和自动PWM/PSM模式 10900-006 100 90 80 70 60 VOUT=1.2V 50 VOUT=1.5V 40 VOUT=1.8V VOUT=2.5V 30 VOUT=3.3V VOUT=5.0V 20 10 10900-007
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图
8.通道3/通道4效率曲线，VIN=12V，fSW=600kHz，FPWM模式 100 90 80 70 60 VOUT=1.2V 50 VOUT=1.5V 40 VOUT=1.8V VOUT=2.5V 30 VOUT=3.3V 20 10 10900-008
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图
9.通道3/通道4效率曲线，VIN=5.0V，fSW=600kHz，FPWM模式 Rev.0|Page11of40 10900-012 ADP5052 100 90 80 70 EFFICIENCY(%) 60 50 40 30 fSW=300kHz 20 fSW=600kHz fSW=1.0MHz 10
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图10.通道3/通道4效率曲线，VIN=12V，VOUT=1.8V，FPWM模式 EFFICIENCY(%) 100 90 80 70 60 50 40 VOUT=1.2V,FPWM VOUT=1.2V,AUTOPWM/PSM 30 VOUT=1.8V,FPWM 20 VOUT=1.8V,AUTOPWM/PSM VOUT=3.3V,FPWM 10 VOUT=3.3V,AUTOPWM/PSM
0 0 0.1
1 2 IOUT(A) 图11.通道3/通道4效率曲线，VIN=12V，fSW=600kHz，FPWM和自动PWM/PSM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4
0 1
2 3
4 IOUT(A) 图12.通道1负载调整率，VIN=12V，VOUT=3.3V，fSW=600kHz，FPWM模式 LOADREGULATION(%) 10900-011 LINEREGULATION(%) 10900-010 LOADREGULATION(%) 10900-009 LINEREGULATION(%) 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 4.5 6.0 7.5 9.0 10.512.013.515.0 INPUTVOLTAGE(V) 图13.通道1电压调整率，VOUT=3.3V，IOUT=4A，fSW=600kHz，FPWM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.40 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图14.通道3负载调整率，VIN=12V，VOUT=3.3V，fSW=600kHz，FPWM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 4.5 6.0 7.5 9.0 10.512.013.515.0 INPUTVOLTAGE(V) 图15.通道3电压调整率，VOUT=3.3V，IOUT=1A，fSW=600kHz，FPWM模式 10900-013 10900-014 Rev.0|Page12of40 FEEDBACKVOLTAGEACCURACY(%) 0.5 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 –0.5 –50 –20 10 40 70 TEMPERATURE
(°C) 100 130 图16.0.8V反馈电压精度与温度的关系(通道
1，可调输出型号) FREQUENCY(kHz) 850 800 750 700 650 600 550 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图17.频率与温度的关系，VIN=12V 6.0 5.5 QUIESCENTCURRENT(mA) 5.0 4.5 4.0 3.5 3.0–50–25
0 25 50 75100125150 TEMPERATURE(°C) 图18.静态电流与温度的关系(包括PVIN1、PVIN2、PVIN3和PVIN4) 10900-018 CURRENTLIMIT(A) 10900-017 UVLOTHRESHOLD(V) 10900-015 SHUTDOWNCURRENT(µA) ADP5052 75 65 55 45VIN=4.5V 35VVIINN==71.20VVVIN=15V 25 10900-019 15–50–25
0 25 50 75100125150 TEMPERATURE(°C) 图19.关断电流与温度的关系(EN1、EN2、EN3、EN4和EN5均为低电平) 5.0 4.8 4.6 4.4 RISING4.2 4.0FALLING 3.8 3.6 3.4 3.2 3.0 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图20.欠压闭锁(UVLO)阈值与温度的关系 10900-020
7 RILIM=22kΩ
6 5RILIM=OPEN
4 3 RILIM=47kΩ
2 1
0 4
6 8 10 12 14 16 INPUTVOLTAGE(V) 图21.通道1/通道2电流限值与输入电压的关系 10900-021 Rev.0|Page13of40 10900-025 ADP5052 MINIMUMONTIME(ns) 200 180 160 140CH1/CH2 120 100CH3/CH4 80 60 40 20
0 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图22.最短导通时间与温度的关系 OUTPUTVOLTAGE(V) 2.6 2.5 2.4 2.3IOUT=1mAIOUT=10mA 2.2IIOOUUTT==5100m0mAAIOUT=150mAIOUT=200mA 2.1 2.02.02.53.03.54.04.55.05.56.0INPUTVOLTAGE(V) 图23.不同输出负载下的通道5(LDO调节器)电压调整率 100 10 NOISE(µV/√Hz) 1VOUT=1.2VVOUT=1.8VVOUT=2.5VVOUT=3.3V 0.1 0.0110 100 1k 10k FREQUENCY(Hz) 100k 图24.通道5(LDO调节器)输出噪声频谱，VIN=5V，COUT=1µ
F，IOUT=10mA 10900-024 10900-023 PSRR(dB) 10900-022 RMSNOISE(µV) PSRR(dB) 180VOUT=3.3V 160 140VOUT=2.5V 120 100VOUT=1.8V 80 60 VOUT=1.2V 40 20
0 1 10 100 IOUT(mA) 图25.通道5(LDO调节器)输出噪声与输出负载的关系，VIN=5V，COUT=1µ
F 0 IOUT=1mA –20 IOUT=10mA IOUT=50mA IOUT=100mA –40 IOUT=150mA IOUT=200mA –60 –80 –100 –120 10 100 1k 10k 100k 1M 10M FREQUENCY(Hz) 图26.不同输出负载下的通道5(LDO调节器)PSRR，VIN=5V，VOUT=3.3V，COUT=1µ
F 0–10–20–30 PVIN5=4.0V;IOUT=1mAPVIN5=3.6V,IOUT=1mAPVIN5=4.0V,IOUT=100mAPVIN5=3.6V,IOUT=100mAPVIN5=4.0V,IOUT=200mAPVIN5=3.6V,IOUT=200mA –40 –50 –60 –70 –80 –90 –100 10 100 1k 10k 100k 1M 10M FREQUENCY(Hz) 图27.不同负载和压差电压下的通道5(LDO调节器)PSRR，VOUT=3.3V，COUT=1µ
F 10900-026 10900-027 Rev.0|Page14of40 ADP5052 VOUT2 SW
1 10900-028 CH15.00VCH210.0mVBWM1.00µs ACH17.40V 图28.重负载下的稳态波形，VIN=12V，VOUT=3.3V，IOUT=3A，fSW=600kHz，L=4.7µ
H，COUT=47µF×
2，FPWM模式 VOUT2 IOUT2IOUT14 10900-031 CH2100mVBWM100µsACH2CH32.00AΩBWCH42.00AΩBW –56.0mV 图31.负载瞬态响应，通道1/通道2并行输出，0A至6A，VIN=12V，VOUT=3.3V，fSW=600kHz，L=4.7µ
H，COUT=47µF×
4 VOUT2 SW
1 10900-029 CH15.00VCH250.0mVBWM100µs ACH111.0mV 图29.轻负载下的稳态波形，VIN=12V，VOUT=3.3V，IOUT=30mA，fSW=600kHz，L=4.7µ
H，COUT=47µF×
2，自动PWM/PSM模式
1 VOUT IOUT
4 10900-030 CH150.0mVBWCH42.00AΩ M100µs ACH1 –22.0mV 图30.通道1/通道2负载瞬态响应，1A至4A，VIN=12V，VOUT=3.3V，fSW=600kHz，L=2.2µ
H，COUT=47µF×
2 VOUT1 IOUT4 EN2 PWRGD3 10900-032 CH1500mVBWCH35.00VBW CH25.00VM1.00msCH42.00AΩ ACH1650mV 图32.通道1/通道2软启动，4A阻性负载，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 VIN 1VOUT EN3
2 IOUT4 CH110.0VBWCH31.00VBW CH25.00VBWM400µsCH41.00AΩBW ACH22.80V 图33.带预充电输出的软启动，VIN=12V，VOUT=3.3V 10900-033 Rev.0|Page15of40 10900-136 ADP5052 VOUT
1 IOUT4 EN2 PWRGD3 CH1500mVBWCH35.00VBW CH25.00VBWM10.0msACH1CH45.00AΩBW 650mV 图34.通道1/通道2关断，有源输出放电，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 1VOUT SW 2IOUT
4 CH1500mVBW CH210.00VBWM10.0msACH1CH45.00AΩ 970mV 图35.短路保护进入，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 10900-135 10900-034 VOUT1 SW2 IOUT4 CH1500mVBW CH210.0VBWM10.0msACH1CH45.00AΩBW 970mV 图36.短路保护恢复，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 Rev.0|Page16of40 工作原理 ADP5052是一款微功耗电源管理单元，在一个48引脚LFCSP封装中集成了四个高性能降压调节器和一个200mA低压差(LDO)调节器，可满足严苛的性能和电路板空间要求。
器件可直接连接高达15V的输入电压，无需使用前置调节器，因此应用更简单、效率更高。
降压调节器工作模式PWM模式 在脉宽调制(PWM)模式下，ADP5052中的降压调节器以固定频率工作，此频率由内部振荡器设置，该振荡器通过RT引脚编程。
每个振荡器周期开始时，高端MOSFET开启，给电感两端发送一个正电压。
电感电流增加，直至电流检测信号超过可关断高端MOSFET的峰值电感电流阈值。
此阈值由误差放大器的输出设定。
在高端MOSFET关断期间，电感电流流经低端MOSFET并下降，直到下个振荡时钟脉冲开始另一个新的周期。
ADP5052中的降压调节器通过调节峰值电感电流阈值来调节输出电压。
PSM模式为了实现更高的效率，当输出负载低于PSM电流阈值时，ADP5052中的降压调节器平稳过渡到可变频率省电工作模式(PSM)。
当输出电压跌至规定值以下时，降压调节器进入PWM模式，并停留数个振荡器周期，直至输出电压升至规定值。
在突发脉冲之间的空闲时间内，MOSFET关断，由输出电容提供所有输出电流。
PSM比较器监测可提供峰值电感电流信息的内部补偿节点。
平均PSM电流阈值取决于输入电压(VIN)、输出电压(VOUT)、电感和输出电容。
由于输出电压会不定期地降到规定值以下然后恢复，因此在轻负载调节下，PSM模式下的输出电压纹波比强制PWM模式下的纹波要大。
强制PWM和自动PWM/PSM模式利用SYNC/MODE引脚，可以将降压调节器配置为始终以PWM模式工作。
在强制PWM(FPWM)模式下，即使输出电流小于PWM/PSM阈值，调节器仍然以固定频率工作。
在轻载条件下，PWM模式下的效率低于PSM模式。
当电感电流降至0A以下时，低端MOSFET仍然接通，导致ADP5052进入连续导通模式(CCM)。
ADP5052 利用SYNC/MODE引脚，可以将降压调节器配置为始终以PWM模式工作。
在自动PWM/PSM模式下，降压调节器以PWM模式或PSM模式工作，具体取决于输出电流。
当平均输出电流降至PWM/PSM阈值以下时，降压调节器进入PSM工作模式；在PSM模式下，为保持高效率，调节器以降低的开关频率工作。
当输出电流达到0A时，低端MOSFET开关断开，致使调节器以断续导通模式(DCM)工作。
SYNC/MODE引脚连接VREG时，器件以强制PWM(FPWM)模式工作。
SYNC/MODE引脚接地时，器件以自动PWM/PSM模式工作。
可调和固定输出电压 ADP5052通过工厂熔丝提供可调和固定输出电压设置。
对于可调输出设置，应利用外部电阻分压器，通过反馈基准电压(通道1和通道4为0.8V，通道5为0.5V)设置所需的输出电压。
对于固定输出设置，反馈电阻分压器内置于ADP5052，必须将反馈引脚(FBx)直接与输出相连。
表7列出了每个降压调节器通道的可用固定输出电压范围。
表
7.固定输出电压范围 通道 固定输出电压范围 通道
1 0.85V至1.6V，步进为25mV 通道
2 3.3V至5.0V，步进为300mV或200mV 通道
3 1.2V至1.8V，步进为100mV 通道
4 2.5V至5.5V，步进为100mV 输出范围也可通过工厂熔丝设置。
如需其它输出电压范围，请联系当地的ADI公司办事处或代理商。
内部调节器(VREG和VDD) ADP5052的内部VREG调节器提供稳定的5.1V电源作为MOSFET驱动器的偏置电压。
ADP5052的内部VDD调节器为内部控制电路提供稳定的3.3V电源。
VREG与地之间连接一个1.0µF陶瓷电容，VDD与地之间连接一个1.0µF陶瓷电容。
只要PVIN1可用，内部VREG和VDD调节器即有效。
内部VREG调节器可提供总共95mA的负载电流，包括MOSFET驱动电流；对于较低的系统电流需求，它可用作始终有效的5.1V电源。
VREG调节器内置限流电路，在重负载下可保护电路。
VDD调节器用于内部电路，建议不要用于其他目的。
Rev.0|Page17of40 ADP5052 独立电源应用 ADP5052的4个降压调节器可接受独立的输入电压。
这意味着，4个降压调节器的输入电压可连接至不同的电源电压。
PVIN1电压为内部调节器和控制电路提供电源。
因此，如果用户打算为降压调节器提供不同的电源电压，PVIN1电压必须高于UVLO阈值，然后其他通道才能开始工作。
可以利用精密使能来监测PVIN1电压，延迟输出的启动，确保PVIN1足够高以便支持输出调节。
更多信息，请参见“精密使能”部分。
ADP5052的4个降压调节器支持级联电源操作。
如图37所示，PVIN2、PVIN3和PVIN4由通道1输出供电。
这种配置中，通道1输出电压必须高于PVIN2、PVIN3和PVIN4的UVLO阈值。
VIN PVIN1 PVIN2TO PVIN4 BUCK1BUCK2 VOUT1VOUT2TOVOUT4 10900-036 图37.级联电源应用 低端器件选择 通道1和通道2中的降压调节器集成4A高端功率MOSFET和低端MOSFET驱动器。
选择用于ADP5052的N沟道MOSFET必须能配合同步降压调节器工作。
一般而言，使用低RDSONN沟道MOSFET可实现更高的效率；建议使用单封装的双MOSFET(用于通道1和通道2)以节省PCB空间。
更多信息，请参见“低端功率器件选择”部分。
自举电路ADP5052的各降压调节器均集成一个自举调节器。
自举调节器要求在BSTx和SWx引脚之间放置一个0.1µF陶瓷电容(X5R或X7R)，以提供高端MOSFET的栅极驱动电压。
有源输出放电开关 ADP5052的每个降压调节器均集成一个放电开关，它连接在开关节点与地之间。
当其相关调节器禁用时，开关接通，有助于使输出电容快速放电。
通道1至通道4的放电开关的典型值为250Ω。
可通过工厂熔丝使能或禁用全部四个降压调节器的放电开关功能。
精密使能 ADP5052的每个调节器都有一个使能控制引脚，包括LDO调节器。
使能控制引脚(ENx)具有一个0.8V基准电压的精密使能电路。
当ENx引脚电压大于0.8V时，调节器使能。
当ENx引脚电压低于0.725V时，调节器禁用。
内部1MΩ下拉电阻可以防止ENx引脚悬空时发生错误。
利用精密使能阈值电压，很容易控制器件内各通道以及ADP5052与其它输入/输出电源的时序。
借助电阻分压器，也可以将ENx引脚用作可编程UVLO输入(参见图38)。
更多信息请参见“UVLO输入编程”部分。
ADP5052 INTERNALENABLE DEGLITCHTIMER INPUT/OUTPUTVOLTAGE 0.8V R1 ENx 1MΩ R2 10900-037 图38.一个通道的精密使能图 振荡器 将一个电阻连接在RT引脚与地之间，可将ADP5052的开关频率(fSW)设置为250kHz到1.4MHz的值。
RT电阻的值可通过下式计算： RRT(kΩ)=[14,822/fSW(kHz)]1.081图39所示为开关频率(fSW)和RT电阻之间的典型关系。
可调频率特性允许用户在效率与解决方案尺寸之间权衡取舍，做出适当选择。
1.6M 1.4M 1.2M FREQUENCY(Hz) 1.0M 800k 600k 400k 200k 10900-044
0 0 20 40 60 80 RTRESISTOR(kΩ) 图39.开关频率与RT电阻的关系 通道1和通道3的频率可设置为RT引脚所设置的主开关频率的一半。
可通过工厂熔丝选择设置。
如果主开关频率低于250kHz，不建议将通道1或通道3的频率设置为其一半。
Rev.0|Page18of40 相移通道1和通道2之间以及通道3和通道4之间的相移为180°。
因此，通道3与通道1同相，通道4与通道2同相(见图40)。
此相移可最大化反相操作的优势，降低输入纹波电流和接地噪声。
0°REFERENCE180°PHASESHIFT CH1 (½fSW OPTIONAL) SW 10900-040 0°PHASESHIFT180°PHASESHIFT CH2CH3 (½fSW OPTIONAL) CH4 图40.相移图(四个降压调节器) 同步输入/输出 ADP5052的开关频率可与250kHz至1.4MHz的外部时钟同步。
ADP5052自动检测SYNC/MODE引脚上有无施加外部时钟，如有，开关频率将平稳过渡至外部时钟的频率。
当外部时钟信号停止时，器件自动切换到内部时钟并继续工作。
注意，为成功同步，必须将RT引脚所设置的内部开关频率编程为接近于外部时钟值的值。
对于典型应用，频率差建议小于±15%。
利用工厂熔丝，SYNC/MODE引脚可配置为同步时钟输出。
当频率等于RT引脚设置的内部开关频率时，SYNC/MODE引脚产生50%占空比的正时钟脉冲。
从产生同步时钟到通道1开关节点有一个较短的延迟时间(约为tSW的15%)。
图41显示了两个配置为频率同步模式的ADP5052：一个ADP5052器件配置为时钟输出以同步另一个ADP5052器件。
建议使用100kΩ上拉电阻，防止SYNC/MODE引脚悬空时发生逻辑错误。
SYNC/MODE VREG100kΩ SYNC/MODE 10900-039 ADP5052 ADP5052 图41.两个配置为同步模式的ADP5052器件 ADP5052 在图41所示配置中，第一个ADP5052器件的通道1与第二个ADP5052器件的通道1之间的相移为0˚(参见图42)。
SYNC-OUTATFIRSTADP5052
1 SW1ATFIRSTADP5052
2 SW1ATSECOND ADP5052
3 CH12.00VBWCH35.00VBW CH25.00VBWM400nsACH1560mV 图42.两个以同步模式工作的ADP5052器件的波形 10900-148 软启动 ADP5052的降压调节器内置软启动电路，启动时输出电压以可控方式缓升，从而限制浪涌电流。
当SS12和SS34引脚连接至VREG时，各降压调节器的软启动时间为典型值2ms。
要将软启动时间设置为2ms、4ms或8ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见图43)。
为了支持特定启动序列或具有大输出电容的值，可能需要这种配置。
TOPRESISTOR BOTTOMRESISTOR VREGADP5052 SS12OR SS34 LEVELDETECTORANDDECODER 10900-041 图43.用于软启动的电平检测电路 Rev.0|Page19of40 ADP5052 SS12引脚可用来设置通道1和通道2的软启动时间和并行操作。
SS34引脚可用来设置通道3和通道4的软启动时间。
表8给出了设置软启动时间所需的电阻值。
表
8.SS12和SS34引脚设置的软启动时间 软启动时间 软启动时间 RTOP(kΩ)RBOT(kΩ)通道
1 通道
2 通道
3 通道
4 0 N/A 2ms 2ms 2ms 2ms 100 600 2ms 并行 2ms 4ms 200 500 2ms 8ms 2ms 8ms 300 400 4ms 2ms 4ms 2ms 400 300 4ms 4ms 4ms 4ms 500 200 8ms 2ms 4ms 8ms 600 100 8ms 并行 8ms 2ms N/A
0 8ms 8ms 8ms 8ms 并行操作 ADP5052支持通道1和通道2两相并行操作，以提供高达8A的单路输出电流。
要将通道1和通道2配置为两相单路输出的并行操作，请执行以下步骤(参见图44)： •按照表8的规定，使用SS12引脚选择并行操作。
•COMP2引脚保持开路。
•使用FB1引脚设置输出电压。
•将FB2引脚连接到地(忽略FB2)。
•将EN2引脚连接到地(忽略EN2)。
VINVREG PVIN1 PVIN2 SW1 L1 CHANNEL1 FB1 BUCK SS12REGULATOR (4A) VOUT(UPTO8A) COMP1 SW2 L2 COMP2 CHANNEL2 BUCK EN1REGULATORFB2(4A) EN2 10900-042 图44.通道1和通道2并行操作 当通道1和通道2以并行配置工作时，应按如下方式配置通道： •通道1和通道2的输入电压和限流设置应设置为相同的值。
•两个通道均以强制PWM模式工作。
并行配置下的电流平衡由内部控制环路进行调节。
图45显示了并行输出配置下的典型电流平衡匹配。
6 5 CHANNELCURRENT(A) 10900-151
4 3
2 CH1
1 CH2 IDEAL
0 0
2 4
6 8 10 TOTALOUTPUTLOAD(A) 图45.并行输出配置下的电流平衡，VIN=12V，VOUT=1.2V，fSW=600kHz，FPWM模式 带预充电输出的启动 ADP5052的降压调节器具有预充电启动特性，可防止启动期间低端FET受损。
如果输出电压在调节器开启前已预充电，则调节器可在内部软启动基准电压超过反馈(FBx)引脚电压之前防止反向电感电流(该电流会导致输出电容放电)。
限流保护 ADP5052的降压调节器内置峰值电流限制保护电路，可限制流过高端MOSFET的正电流。
功率开关的峰值电流限值限制可从输入端流向输出端的电流量。
可编程限流阈值特性允许低电流应用使用小尺寸电感。
要配置通道1的限流阈值，应将一个电阻连接在DL1引脚与地之间；要配置通道2的限流阈值，应将一个电阻连接在DL2引脚与地之间。
表9列出了通道1和通道2的峰值电流限制阈值设置。
表
9.通道1和通道2的峰值电流限制阈值设置 RILIM1或RILIM2 典型峰值电流限制阈值 悬空 4.4A 47kΩ 2.63A 22kΩ 6.44A ADP5052的降压调节器内置负电流限制保护电路，可限制一定量的负电流流过低端MOSFET。
Rev.0|Page20of40 折频 ADP5052的降压调节器具有折频特性，当输出发生硬短路时，可防止输出电流失控。
折频按如下方式实现： •如果FBx引脚电压低于目标输出电压的一半，则开关频率减半。
•如果FBx引脚电压低于目标输出电压的四分之
一，则开关频率降至其当前值的一半，即fSW的四分之
一。
降低开关频率可使电感电流有更多时间来减小，但也会提高峰值电流调节期间的纹波电流。
这导致平均电流下降，以阻止输出电流失控。
最大占空比下的跳脉冲模式在最大占空比条件下，折频使输出受到调节。
如果达到最大占空比(例如当输入电压降低时)，PWM调制器会跳开1/2的PWM脉冲，导致开关频率折返到一半。
如果占空比进一步提高，PWM调制器将跳开2/3的PWM脉冲，导致开关频率折返为1/3。
折频可提高有效最大占空比，从而降低输入与输出电压之间的压差。
打嗝保护 ADP5052的降压调节器利用打嗝模式实现过流保护(OCP)。
当电感峰值电流达到限流阈值时，高端MOSFET关断，低端MOSFET开启，直到进入下一个周期。
打嗝模式有效时，过流故障计数器会递增。
如果过流故障计数器达到15并溢出(表示短路状况)，高端和低端MOSFET将同时关断。
降压调节器在打嗝模式下保持七个软启动周期，然后尝试从软启动重启。
如果短路故障已清除，调节器将恢复正常工作；否则软启动后重新进入打嗝模式。
在初始软启动周期中，打嗝保护被屏蔽，以便降压调节器能在重负载下启动。
注意，为确保降压调节器能在重负载下从打嗝模式恢复，需要精心设计并选择适当的器件。
可通过工厂熔丝使能或禁用所有4个降压调节器的打嗝保护功能。
打嗝保护禁用时，折频特性仍可用来防止过流。
ADP5052 闩锁保护 ADP5052的降压调节器有一个可选的闩锁模式，用以保护器件不受短路和过压等严重问题影响。
可通过工厂熔丝使能闩锁模式。
短路闩锁模式可通过工厂熔丝使能短路闩锁模式(针对所有4个降压调节器使能或禁用)。
当短路闩锁模式使能且软启动后保护电路检测到过流状态，降压调节器就会进入打嗝模式并尝试重启。
连续7次尝试重启后，如果调节器仍然处于故障状况，调节器就会关断。
此关断(闩锁)状况只能通过重新使能通道或复位通道电源才能清除。
注意，如果打嗝模式禁用，短路闩锁模式将不起作用。
图46显示了短路闩锁保护功能。
OUTPUTVOLTAGE SHORTCIRCUITDETECTEDBYCOUNTEROVERFLOW ATTEMPTTORESTART SCPLATCH-OFFFUNCTIONENABLEDAFTER 7RESTARTATTEMPTS PWRGD 7×tSS TIME LATCH-OFF LATCHOFFTHIS REGULATOR 图46.短路闩锁保护 过压闩锁模式 可通过工厂熔丝使能过压闩锁模式(针对所有4个降压调节器使能或禁用)。
过压闩锁阈值为标称输出电压的124%。
当输出电压超过此阈值时，保护电路即检测到过压状态， 调节器关断。
此关断(闩锁)状况只能通过重新使能通道或复位通道电源才能清除。
图47显示了过压闩锁保护功能。
OUTPUTVOLTAGE 124%NOMINALOUTPUT 100%NOMINALOUTPUT 10900-046 LATCH-OFF CHxON 图47.过压闩锁保护 TIME LATCHOFFTHIS REGULATOR 10900-045 Rev.0|Page21of40 ADP5052 欠压闭锁(UVLO) 欠压闭锁电路监测ADP5052中各降压调节器的输入电压。
若有任何输入电压(PVINx引脚)低于3.78V(典型值)，相应的通道就会关断。
输入电压升到4.2V(典型值)以上后，启动软启动周期，并使能相应的通道(ENx引脚为高电平时)。
注意，通道1(PVIN1引脚)上的UVLO条件的优先级高于其他通道上的UVLO条件，这意味着，PVIN1电源必须在其他通道工作之前可用。
电源良好功能 ADP5052具有一个开漏电源良好输出(PWRGD引脚)，当所选降压调节器正常工作时，它变为高电平有效。
默认情况下，PWRGD引脚监测通道1的输出电压。
订购ADP5052时，可要求配置其他通道来控制PWRGD引脚(参见表19)。
PWRGD引脚上的逻辑高电平表示降压调节器的调节输出电压高于标称输出的90.5%(典型值)。
当降压调节器的调节输出电压低于标称输出的87.2%(典型值)且延迟时间大于约50µs时，PWRGD引脚为低电平。
PWRGD引脚的输出是内部PWRGx信号的逻辑和。
内部PWRGx信号必须为高电平且持续1ms的验证时间，PWRGD引脚才能变为高电平；如果一个PWRGx信号发生故障，则PWRGD引脚毫无延迟地变为低电平。
控制PWRGD引脚的通道(通道1至通道4)由工厂熔丝指定。
默认情况下，PWRGD设置监测通道1的输出。
热关断 ADP5052的结温超过150°C时，热关断电路会关闭除内部线性调节器以外的IC。
极端的结温可能由工作电流高、电路板设计欠佳或环境温度高等原因引起。
热关断有15°C的迟滞，因此片内温度必须低于135°
C，ADP5052才会从热关断中恢复。
器件退出热关断时，各使能通道开始软启动过程。
LDO调节器 ADP5052集成通用LDO调节器，具有低静态电流和低压差特性。
LDO调节器提供高达200mA的输出电流。
LDO调节器采用1.7V至5.5V的输入电压工作。
宽电源范围使得该调节器适合于LDO电源电压来自一个降压调节器的级联配置。
LDO输出电压通过外部电阻分压器设置(参见图48)。
1.7VTO5.5V PVIN5 C1 VOUT5 1µFLDORAC1µ2F FB5 RB EN5 10900-049 图48.200mALDO调节器 LDO调节器使用1μF小陶瓷输入和输出电容，可提供高电源抑制比(PSRR)、低输出噪声和出色的线路与负载瞬态响应。
Rev.0|Page22of40 应用信息 ADIsimPower设计工具 ADIsimPower™设计工具集支持ADP5052。
ADIsimPower是一个工具集合，可以根据特定设计目标产生完整的电源设计。
利用这些工具，用户只需几分钟就能生成完整原理图和物料清单并计算性能。
ADIsimPower可以考虑IC和所有真实外部元件的工作条件与限制，并针对成本、面积、效率和器件数量优化设计。
ADIsimPower工具可通过/ADIsimPower网站获得，用户可以通过该工具申请未填充的电路板。
可调输出电压编程 通过输出电压与FBx引脚之间的一个电阻分压器，可从外部设置ADP5052的输出电压。
为降低反馈偏置电流对输出电压精度的影响，应确保分压器的底部电阻不能太大，建议使用50kΩ以下的值。
输出电压设置的方程式为： VOUT=VREF×(1+(RTOP/RBOT))其中：VOUT为输出电压。
VREF为反馈基准电压：通道1至通道4为0.8V，通道5为0.5V。
RTOP为VOUT到FB之间的反馈电阻。
RBOT为FB到地之间的反馈电阻。
对于固定输出选项，无需电阻分压器。
如需其它固定输出电压，请联系当地的ADI公司办事处或代理商。
电压转换限制 对于给定的输入电压，由于最小导通时间和最小关断时间的原因，输出电压有上下限。
输入电压和开关频率给定时的最小输出电压受最短导通时间的限制。
通道1和通道2的最小导通时间为117ns(典型值)；通道3和通道4的最小导通时间为90ns(典型值)。
结温越高，则最小导通时间越长。
注意，在强制PWM模式下，当超过最小导通时间限值时，通道1和通道2可能会超过标称输出电压。
避免此问题需要精心选择开关频率。
ADP5052 在连续导通模式(CCM)下，给定输入电压和开关频率，则最小输出电压的计算公式如下： VOUT_MIN=VIN×tMIN_ON×fSW−(RDSON1−RDSON2)× IOUT_MIN×tMIN_ON×fSW−(RDSON2+RL)×IOUT_MIN
(1) 其中： VOUT_MIN为最小输出电压。
tMIN_ON为最小导通时间。
fSW为开关频率。
RDSON1为高端MOSFET的导通电阻。
RDSON2为低端MOSFET的导通电阻。
IOUT_MIN为最小输出电流。
RL为输出电感的电阻。
输入电压和开关频率给定时的最大输出电压受最短关断时间和最大占空比的限制。
注意，折频特性可通过降低开关频率来提高有效最大占空比，从而降低输入与输出电压之间的压差(参见“折频”部分)。
给定输入电压和开关频率，则最大输出电压的计算公式如下： VOUT_MAX=VIN×(1−tMIN_OFF×fSW)−(RDSON1−RDSON2)×IOUT_MAX×(1−tMIN_OFF×fSW)−(RDSON2+RL)×IOUT_MAX
(2) 其中： VOUT_MAX为最大输出电压。
tMIN_OFF为最小关断时间。
fSW为开关频率。
RDSON1为高端MOSFET的导通电阻。
RDSON2为低端MOSFET的导通电阻。
IOUT_MAX为最大输出电流。
RL为输出电感的电阻。
如公式1和公式2所示，降低开关频率可减少最小导通时间和关断时间的限制。
限流设置 ADP5052的通道1和通道2有三种可选的限流阈值。
确保选定的限流值大于电感的峰值电流IPEAK。
通道1和通道2的限流配置参见表
9。
Rev.0|Page23of40 ADP5052 软启动设置 ADP5052的降压调节器内置软启动电路，启动时输出电压以可控方式缓升，从而限制浪涌电流。
要将软启动时间设置为2ms、4ms或8ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见“软启动”部分)。
电感选择 电感值取决于开关频率、输入电压、输出电压和电感纹波电流。
使用小电感值可产生较快的瞬态响应，但会因为电感纹波电流较大而降低效率。
使用大电感值则会实现较小的纹波电流和较高的效率，但会导致瞬态响应变慢。
因此，需要在瞬态响应和效率之间进行权衡。
原则上讲，电感纹波电流ΔIL通常设置为最大负载电流的30%到40%。
电感值计算公式如下： L=[(VIN−VOUT)×D]/(ΔIL×fSW) 其中：VIN为输入电压。
VOUT为输出电压。
D为占空比(D=VOUT/VIN)。
ΔIL为电感纹波电流。
fSW为开关频率。
ADP5052在电流环路中使用内部斜率补偿，以防止当占空比大于50%时产生次谐波振荡。
电感峰值电流可通过以下公式计算： IPEAK=IOUT+(ΔIL/2)电感的饱和电流必须大于峰值电感电流。
对于具有快速饱和特性的铁氧体磁芯电感，应确保电感饱和电流额定值大于降压调节器的限流阈值，以防止电感饱和。
电感的RMS电流可通过以下公式计算： IRMS= IOUT2+∆IL212 建议使用屏蔽铁氧体磁芯材料，以实现低铁损、低EMI。
表10列出了推荐电感。
表10.推荐电感 值 供应商产品型号 (µH) CoilcraftXFL4020-1021.0 XFL4020-2222.2 XFL4020-3323.3 XFL4020-4724.7 XAL4030-6826.8 XAL4040-10310 XAL6030-1021.0 XAL6030-2222.2 XAL6030-3323.3 XAL6060-4724.7 XAL6060-6826.8 TOKOFDV0530-1R01.0 FDV0530-2R22.2 FDV0530-3R33.3 FDV0530-4R74.7 ISATIRMSDCR尺寸(A)(A)(mΩ)(mm) 5.41110.84×
4 3.78.021.354×
4 2.95.234.84×
4 2.75.052.24×
4 3.63.967.44×
4 2.82.884 4×
4 23185.626×
6 15.91012.76×
6 12.28.019.926×
6 10.51114.46×
6 9.29.018.96×
6 11.29.19.46.2×5.8 7.17.017.36.2×5.8 5.55.329.66.2×5.8 4.64.246.66.2×5.8 输出电容选择 选择的输出电容会影响输出电压纹波和稳压器的环路动态特性。
例如，在输出端出现负载阶跃瞬态期间，当负载突然增加时，输出电容向负载供电，直到控制环路可以提高电感电流，此电流可造成输出电压欠冲。
可通过以下公式计算达到欠冲(压降)要求所需的输出电容： ()
C = KUV×∆ISTEP2×
L OUT_UV2×VIN−VOUT×∆VOUT_UV 其中： KUV为系数值(通常设置为2)。
ΔISTEP为负载阶跃。
ΔVOUT_UV为容许的输出电压欠冲。
再举一例说明输出电容对调节器环路动态特性的影响：从 输出端突然移除负载时，电感中存储的能量会涌入输出电 容，导致输出电压过冲。
可通过以下公式计算达到过冲要求所需的输出电容： (
)COUT_OV= KOV×∆ISTEP2×LVOUT+∆VOUT_OV2−VOUT2 其中： KOV为系数值(通常设置为2)。
ΔISTEP为负载阶跃。
ΔVOUT_OV为容许的输出电压过冲。
Rev.0|Page24of40 输出电压纹波由输出电容的ESR及其电容值决定。
使用以下公式选择能达到输出纹波要求的电容：
C = ∆IL OUT_RIPPLE8×fSW×∆VOUT_RIPPLE R=∆VOUT_RIPPLE ESR ∆IL 其中： ΔIL为电感纹波电流。
fSW为开关频率。
ΔVOUT_RIPPLE为容许的输出电压纹波。
RESR是该输出电容的等效串联电阻。
选择COUT_UV、COUT_OV和COUT_RIPPLE给定的最大输出电容，以同时满足负载瞬态和输出纹波要求。
所选输出电容的电压额定值必须大于输出电压。
输出电容的最小电流有效值额定值可通过以下公式确定： ICOUT_rms=∆1I2L 输入电容选择 输入去耦电容可衰减输入端的高频噪声，并充当储能库。
使用陶瓷电容并将其靠近PVINx引脚放置。
由输入电容、高端NFET和低端NFET组成的环路必须尽可能小。
输入电容的电压额定值必须大于最大输入电压。
确保输入电容的RMS电流额定值大于下式计算值： ICIN_rms=IOUT×D×(1−D) 其中，D为占空比(D=VOUT/VIN)。
低端功率器件选择 通道1和通道2集成了低端MOSFET驱动器，可用于驱动低端N沟道MOSFET(NFET)。
低端N沟道MOSFET的选择会影响降压调节器的性能。
选择的MOSFET必须满足以下要求： •漏源电压(VDS)必须高于1.2×VIN。
•漏极电流(ID)必须大于1.2×ILIMIT_MAX，其中ILIMIT_MAX为选 定的最大限流阈值。
•VGS=4.5V时，所选MOSFET可以完全导通。
•栅极电荷总量(Qg，VGS=4.5V)必须少于20nC。
较低的 Qg特性可提供较高的效率。
ADP5052 当高端MOSFET关断时，低端MOSFET提供电感电流。
对于低占空比应用而言，多数时候是低端MOSFET提供该电流。
要实现较高的效率，必须选择低导通电阻MOSFET。
低端MOSFET的功率导通损耗可通过以下公式计算： PFET_LOW=IOUT2×RDSON×(1−D)其中：RDSON为低端MOSFET的导通电阻。
D为占空比(D=VOUT/VIN)。
表11列出了各种限流设置的推荐双MOSFET。
应确保MOSFET能够处理功率损耗造成的散热问题。
表11.推荐的双MOSFET 供应商 产品型号 RDSONQg尺寸VDS(V)ID(A)(mΩ)(nC)(mm) IR IRFHM836330 10 20.46.73×
3 IRLHS627620 3.445 3.12×
2 FairchildFDMA102420 5.054 5.22×
2 FDMB390025 7.033 113×
2 FDMB380030 4.851
4 3×
2 FDC640120 3.070 3.33×
3 VishaySi7228DN30 23 25 4.13×
3 Si7232DN20 25 16.4123×
3 Si7904BDN20
6 30
9 3×
3 Si5906DU30
6 40
8 3×
2 Si5908DC20 5.940
5 3×
2 SiA906EDJ20 4.546 3.52×
2 AOS AON780430 22 26 7.53×
3 AON782620 22 26
6 3×
3 AO6800 30 3.470 4.73×
3 AON280020 4.547 4.12×
2 UVLO输入编程 精密使能输入可用于编程输入电压的UVLO阈值，如图38所示。
为降低内部1MΩ下拉电阻容差对输入电压精度的影响，应确保分压器的底部电阻不能太大，建议使用50kΩ以下的值。
精密导通阈值为0.8V。
可编程VIN启动电压的电阻分压器计算如下： VIN_STARTUP=(0.8nA+(0.8V/RBOT_EN))×(RTOP_EN+RBOT_EN)其中：RTOP_EN为VIN与EN之间的电阻。
RBOT_EN为EN引脚与地之间的电阻。
Rev.0|Page25of40 ADP5052 补偿器件设计 对于峰值电流模式控制架构，可将功率级简化为向输出电容和负载电阻供应电流的压控电流源。
该简化环路包括一个极点和输出电容ESR造成的零点。
控制到输出传递函数如下列公式所示： 1+ s V(s) 2×π× fz Gvd(s)=OUT=AVI×R× VCOMP(s) s 1+ 2×π×fp fz=12×π×RESR×COUT ()fp=1 2×π×R+RESR×COUT 其中： AVI=10A/V(通道1或通道2)、3.33A/V(通道3或通道4)。
R为负载电阻。
RESR是该输出电容的等效串联电阻。
COUT为输出电容。
ADP5052将跨导放大器用作误差放大器来补偿该系统。
图49显示了简化的峰值电流模式控制小信号电路。
VOUTRTOP RBOT – VCOMP + AVI gm + RCCCP– CC VOUT COUTR RESR 10900-054 图49.简化的峰值电流模式控制小信号电路 补偿器件RC和CC形成零点，RC和可选的CCP形成可选极点。
闭环传递公式如下所示： T(s)=RBOT×−gm× 1+RC×CC×s ×G(s)
V RBOT+RTOP CC+CCP s×1+ RC ×CC ×CCP ×s vd CC+CCP 以下准则说明对于陶瓷输出电容应用如何选择补偿器件RC、CC和CCP。
1.确定交叉频率(fC)。
通常情况下，fC介于fSW/12和fSW/6之间。
2.RC的计算公式如下： R=2×π×VOUT×COUT×fC
C 0.8V×gm×AVI
3.将补偿零点放置在域极(fP)处。
CC的计算公式如下： ()CC= R+RESR×COUTRC
4.CCP是可选的。
它可用于取消输出电容的ESR引起的零点。
CCP的计算公式如下： CCP= RESR×COUTRC 功耗 ADP5052的总功耗可简化为： PD=PBUCK1+PBUCK2+PBUCK3+PBUCK4+PLDO降压调节器功耗 各降压调节器的功耗(PLOSS)包括功率开关导通损耗(PCOND)、开关损耗(PSW)和转换损耗(PTRAN)。
还存在其它功耗源，但在涉及到散热限制的高输出负载电流应用中，这些损耗
一 般不太重要。
使用以下公式估算降压调节器的功耗： PLOSS=PCOND+PSW+PTRAN功率开关导通损耗(PCOND)功率开关导通损耗是由于输出电流流经具有内部导通电阻(RDSON)的高端和低端功率开关而造成的。
使用以下公式估算功率开关导通损耗： PCOND=(RDSON_HS×D+RDSON_LS×(1−D))×IOUT2 其中： RDSON_HS为高端MOSFET的导通电阻。
RDSON_LS为低端MOSFET的导通电阻。
D为占空比(D=VOUT/VIN)。
Rev.0|Page26of40 开关损耗(PSW)开关损耗与驱动器消耗的电流有关，驱动器以开关频率打开和关闭功率器件。
每次功率器件栅极打开或关闭时，驱动器就会将一定的电荷从输入电源传输到栅极，再从栅极传输到地。
使用以下公式估算开关损耗： PSW=(CGATE_HS+CGATE_LS)×VIN2×fSW其中：CGATE_HS为高端MOSFET的栅极电容。
CGATE_LS为低端MOSFET的栅极电容。
fSW为开关频率。
转换损耗(PTRAN)转换损耗是由于高端MOSFET无法即时接通或断开造成的。
在开关节点转换期间，MOSFET提供所有电感电流。
MOSFET的源漏电压为输入电压的一半，由此便产生功率损耗。
转换损耗随负载和输入电压的提高而提高，每个开关周期发生两次。
使用以下公式估算转换损耗： PTRAN=0.5×VIN×IOUT×(tR+tF)×fSW其中：tR为开关节点的上升时间。
tF为开关节点的下降时间。
热关断通道1和通道2仅在内部高端MOSFET导通时存储电感电流值，因此，ADP5052会消耗少量功率(以及少量输入均方根电流)，从而降低热限制。
不过，当通道1和通道2在最大负载、高环境温度、高占空比下工作时，输入均方根电流可能变得非常大，导致结温超出125°C的最大结温。
如果结温超过150°
C，调节器就会进入热关断状态，当结温低于135°C时才恢复工作。
ADP5052 LDO调节器功耗LDO调节器的功耗通过下式计算： PLDO=[(VIN−VOUT)×IOUT]+(VIN×IGND)其中：VIN和VOUT分别为LDO调节器的输入和输出电压。
IOUT为LDO调节器的负载电流。
IGND为LDO调节器的地电流。
在ADP5052中，地电流引起的功耗相当小，可忽略不计。
结温 芯片的结温为环境温度与功耗引起的封装内温升之和，如下式所示： TJ=TA+TR其中：TJ为结温。
TA为环境温度。
TR为功耗引起的封装温度升幅。
封装的温升与封装功耗成正比。
其比例常数就是芯片的结到环境温度之间的热阻，如下式所示： TR=θJA×PD其中：TR是封装的温度升幅。
θJA是从芯片结到封装环境温度的热阻(见表5)。
PD是封装内的功耗。
一个非常重要的考虑因素是热阻值基于4层4inch×3inch、2.5oz铜PCB(符合JEDEC标准)，而实际应用所用PCB的尺寸和层数可能不同。
必须尽可能多地使用铜，以利于器件散热。
暴露于空气中的铜的散热效果优于内层中使用的铜。
使用多个过孔将裸露焊盘连接到接地层。
Rev.0|Page27of40 ADP5052 设计示例 本部分通过一个例子说明通道1的设计步骤和所需的外部器件。
表12列出了该例的设计要求。
表12.通道1的设计要求示例 参数 技术规格 输入电压 VPVIN1=12V±5% 输出电压 VOUT1=1.2V 输出电流 IOUT1=4A 输出纹波 ∆VOUT1_RIPPLE=12mV(CCM模式) 负载瞬变 ±5%，20%至80%负载瞬变，1A/µs 虽然本例显示的是通道1的逐步设计程序，但该程序适用于所有其它降压调节器通道(通道2至通道4)。
设置开关频率 第一步是确定ADP5052设计的开关频率。
一般而言，开关频率越高，则所需的器件值越低，因而解决方案尺寸越小；开关频率越低，则开关损耗越低，因而转换效率越高。
将一个电阻连接在RT引脚与地之间，可将ADP5052的开关频率设置为250kHz到1.4MHz的值。
所选电阻允许用户在效率与解决方案尺寸之间权衡取舍，做出适当选择。
(更多信息参见“振荡器”部分。
)然而，必须通过检查最小导通时间和最小关断时间所施加的电压转换限制，来确定最高支持的开关频率(参见“电压转换限制”部分)。
本设计示例使用600kHz的开关频率来实现小尺寸解决方案和高转换效率的良好组合。
要将开关频率设置为600kHz，请使用以下公式来计算电阻值RRT： RRT(kΩ)=[14,822/fSW(kHz)]1.081因此，选择标准电阻RRT=31.6kΩ。
设置输出电压选择10kΩ底部电阻(RBOT)，然后通过以下公式计算顶部反馈电阻： RBOT=RTOP×(VREF/(VOUT−VREF))其中：VREF为0.8V(对于通道1)。
VOUT为输出电压。
要将输出电压设置为1.2V，应选择以下电阻值：RTOP=4.99kΩ，RBOT=10kΩ。
设置电流限值 对于4A输出工作电流而言，峰值限流典型值为6.44A。
本例选择RILIM1=22kΩ(见表9)。
更多信息参见“限流保护”部分。
选择电感 将峰峰值电感纹波电流ΔIL设置为最大输出电流的35%。
使用以下公式估算电感值： L=[(VIN−VOUT)×D]/(ΔIL×fSW)其中：VIN=12V。
VOUT=1.2V。
D为占空比(D=VOUT/VIN=0.1)。
ΔIL=35%×4A=1.4A。
fSW=600kHz。
由此得到L值为1.28µ
H。
最接近的标准电感值为1.5µH；因此，电感纹波电流ΔIL为1.2A。
电感峰值电流可通过以下公式计算： IPEAK=IOUT+(ΔIL/2)针对该电感计算的峰值电流为4.6A。
电感的RMS电流可通过以下公式计算： IRMS= IOUT2+∆IL212 该电感的RMS电流约为4.02A。
因此，需要一个最小RMS电流额定值为4.02A、最小饱和电流额定值为4.6A的电感。
然而，为防止电感在限流条件下达到饱和点，电感饱和电流宜高于最大峰值电流限值(典型值7.48A)，以实现可靠工作。
基于这些要求和建议，本设计选择DCR为13.5mΩ的TOKOFDV0530-1R5。
Rev.0|Page28of40 10900-161 选择输出电容 输出电容必须满足输出电压纹波和负载瞬态响应要求。
要满足输出电压纹波要求，可使用以下公式计算ESR和电容：
C = ∆IL OUT_RIPPLE8×fSW×∆VOUT_RIPPLE RESR= ∆VOUT_RIPPLE∆IL 计算的电容COUT_RIPPLE为20.8µ
F，计算的RESR为10mΩ。
要满足±5%的过冲和欠冲要求，可使用以下公式计算电容： ()
C = KUV×∆ISTEP2×
L OUT_UV2×VIN−VOUT×∆VOUT_UV ()COUT_OV= KOV×∆ISTEP2×LVOUT+∆VOUT_OV2−VOUT2 估算时，使用KOV=KUV=
2。
因此，COUT_OV=117μ
F，COUT_UV=13.3μ
F。
输出电容ESR应小于13.3mΩ，输出电容应大于117μ
F。
建议使用三个陶瓷电容(47µ
F、X5R、6.3V)，例如ESR为2mΩ的MurataGRM21BR60J476ME15。
选择低端MOSFET 对于高效率解决方案，必须选择低RDSONN沟道MOSFET。
MOSFET击穿电压(VDS)必须大于1.2×VIN，漏极电流必须大于1.2×
I。
LIMIT_MAX 通道1和通道2建议使用20V、双N沟道MOSFET，例如VishaySi7232DN。
驱动器电压为4.5V时，Si7232DN的RDSON为16.4mΩ，栅极电荷总量为12nC。
设计补偿网络 为了获得更好的负载瞬态响应和稳定性能，应将交叉频率 fC设置为fSW/10。
本例中，fSW设置为600kHz；因此，将fC设置为60kHz。
对于1.2V输出轨，47µF陶瓷输出电容值降至40µ
F。
RC=2×π×1.2V×3×40µF×60kHz=14.4kΩ0.8V×470µS×10A/V ()CC=0.3Ω+0.001Ω×3×40µF=2.51nF14.4kΩ CCP=0.001Ω×3×40µF=8.3pF14.4kΩ ADP5052 选择标准器件：RC=15kΩ，CC=2.7nF。
CCP是可选的。
图50显示了1.2V输出轨的波特图。
交叉频率为62kHz，相位裕量为58°。
图51显示负载瞬态响应波形。
PHASE(Degrees) MAGNITUDE(dB) 100 120 80 90 60 60 40 30 20
0 0 –30 –20 –60 –40 –90 –60 –120 –80CROSSFREQUENCY:62kHz –100PHASEMARGIN:58° 1k 10k 100k FREQUENCY(Hz) –150 –1801M 图50.1.2V输出的波特图 VOUT
1 IOUT
4 10900-162 CH150.0mVBW M200µs CH42.00AΩBW ACH42.32A 图51.1.2V输出的0.8A至3.2A负载瞬态响应 选择软启动时间 软启动特性允许输出电压以受控方式缓慢提高，从而避免 软启动期间出现输出电压过冲现象，同时限制浪涌电流。
SS12引脚可用来设置2ms、4ms或8ms的软启动时间，并且也可用来配置通道1和通道2的并行操作。
更多信息参见“软启动”部分和表
8。
选择输入电容 输入电容应选择最小值为10µF的陶瓷电容，并且靠近PVIN1引脚放置。
本例中，建议使用一个10µ
F、X5R、25V陶瓷电容。
Rev.0|Page29of40 ADP5052 推荐外部器件 表13列出了ADP5052通道1和通道2针对4A应用的推荐外部器件。
表14列出了通道3和通道4针对1.2A应用的推荐外部器件。
表13.通道1和通道2针对4A典型应用的推荐外部器件(±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW(kHz)300 IOUT(A)
4 600
4 1000
4 VIN(V)12(或5)12(或5)12(或5)12(或5)12(或5)1212(或5)12(或5)12(或5)12(或5)12(或5)125512(或5)12(或5)12(或5)12 VOUT(V)1.21.51.82.53.35.01.21.51.82.53.35.01.21.51.82.53.35.0 L(µH)3.33.33.34.76.86.81.51.52.22.23.33.31.01.01.01.51.52.2 11100µF电容：MurataGRM31CR60J107ME39(6.3V、X5R、1206)。
247µF电容：MurataGRM21BR60J476ME15(6.3V、X5R、0805)。
347µF电容：MurataGRM31CR61A476ME15(10V、X5R、1206)。
COUT(µF)2×10012×10013×4723×4723×4724732×4722×4722×4722×4722×4724732×4722×472472472472473 RTOP(kΩ)4.998.8712.721.531.652.34.998.8712.721.531.652.34.998.8712.721.531.652.3 RBOT(kΩ)1010.210.210.210.2101010.210.210.210.2101010.210.210.210.210 RC(kΩ)10106.8110104.7101010101510151510101015 CC(pF)470047004700470047004700270027002700270027002700150015001500150015001500 DualFETSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DN 表14.通道3和通道4针对1.2A典型应用的推荐外部器件(±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW(kHz)300 IOUT(A)1.2 600 1.2 1000 1.2 VIN(V)12(或5)12(或5)12(或5)12(或5)12(或5)1212(或5)12(或5)12(或5)12(或5)12(或5)12512(或5)12(或5)12(或5)12(或5)12 VOUT(V)1.21.51.82.53.35.01.21.51.82.53.35.01.21.51.82.53.35.0 L(µH)1010151522224.76.86.81010102.23.34.74.76.86.8 122µF电容：MurataGRM188R60J226MEA0(6.3V、X5R、0603)。
222µF电容：MurataGRM219R61A226MEA0(10V、X5R、0805)。
COUT(µF)2×2212×2212×2212×2212×221222221221221221221222221221221221221222 RTOP(kΩ)4.998.8712.721.531.652.34.998.8712.721.531.652.34.998.8712.721.531.652.3 RBOT(kΩ)1010.210.210.210.2101010.210.210.210.2101010.210.210.210.210 RC(kΩ)6.816.816.816.816.816.816.816.816.816.816.816.81101010101015 CC(pF)470047004700470047004700270027002700270027002700180018001800180018001800 Rev.0|Page30of40 电路板布局建议 要使ADP5052获得最佳性能，良好的线路板布局至关重要(见图53)。
不良的布局会影响器件的调节和稳定性以及电磁干扰(EMI)和电磁兼容(EMC)性能。
良好的PCB布局应参照以下原则： •将输入电容、电感、MOSFET、输出电容和自举电容靠近IC放置。
•使用短而粗的走线将输入电容连接到PVINx引脚，并使用专用电源地连接输入和输出电容地，使连接长度最小。
•需要时，使用多个高电流过孔将PVINx、PGNDx和SWx连接到其他电源层。
•使用短而粗的走线将电感连接到SWx引脚和输出电容。
•确保高电流环路的走线尽可能短而宽。
图52显示高电流 路径。
•最大限度增加裸露焊盘的接地金属量，并在器件侧使用 尽可能多的过孔以加强散热。
ADP5052 •地层通过多个过孔连接到器件侧的地上，以进一步减少敏感电路节点上的噪声干扰。
•去耦电容应靠近VREG和VDD引脚。
•频率设置电阻应靠近RT引脚。
•分开电阻分压器应靠近FBx引脚。
此外，应使FBx走线 远离高电流走线和开关节点，以避免噪声影响。
•在板面积受限的情况下，采用0402或0603尺寸的电阻和 电容可实现最小尺寸解决方案。
VINPVINxBSTx SWx ADP5052 DLx ENx FBx GND VOUT 10900-055 图52.带高电流走线(显示为蓝色)的典型电路 10900-163 图53.ADP5052典型PCB布局布线Rev.0|Page31of40 ADP5052 典型应用电路 C11.0µF 12V VREG VDDC01.0µ
F PVIN1 C210µ
F COMP1 2.7nF 6.81kΩEN1 VREGSS12 PVIN2 C510µ
F COMP2 2.7nF 6.81kΩEN2 PWRGD C810µF 2.7nF PVIN3 COMP36.81kΩ EN3 VREGSS34 PVIN4 C1110µ
F COMP4 2.7nF 6.81kΩEN4 EN5 ADP5052 IN1T00VmRAEGOSCILLATOR CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) 5VREG VREGSYNC/MODE RT FB1BST1SW1 31.6kΩ C30.1µ
F DL1 Q1 PGND L12.2µ
H SiA906EDJ(46mΩ) VOUT1 C447µ
F DL2 SW2BST2FB2 Q2 C60.1µ
F L24.7µ
H VOUT2 C747µ
F CHANNEL3BUCKREGULATOR (1.2A) CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR EXPOSEDPAD BST3SW3 C90.1µ
F FB3 PGND3 BST4 SW4FB4 C120.1µ
F PGND4PVIN5VOUT5FB5 L34.7µ
H VOUT3 C1022µ
F L410µ
H VOUT4 C1322µ
F 47kΩ10kΩ VOUT5 C151µ
F 1.2V/2A VCORE VDDIO PROCESSOR 3.3V/2.5AI/O 1.5V/1.2A DDRTERM.LDO DDRMEMORY 4.5V/1.2A RFPA C141µF 2.85V/100mA RFTRANSCEIVER 图54.典型毫微微蜂窝应用，600kHz开关频率，固定输出型号 10900-056 Rev.0|Page32of40 C11.0µF 12V VREG VDDC01.0µ
F PVIN1 C210µFCOMP12.7nF10kΩ EN1 VREGSS12 PVIN2 C510µ
F COMP2 2.7nF 10kΩEN2 PWRGD PVIN3 C810µFCOMP3 2.7nF 6.81kΩEN3 VREGSS34 PVIN4 C1110µ
F COMP4 2.7nF 6.81kΩEN4 EN5 ADP5052 IN1T00VmRAEGOSCILLATOR CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL3BUCKREGULATOR (1.2A) VREGSYNC/MODE RT31.6kΩ FB110kΩ BST1SW1 C30.1µ
F DL1PGNDDL2 Q122kΩ22kΩ 4.99kΩ L11.5µ
H VOUT1 C447µ
F Si7232DN(16.4m) SW2 BST2FB2 Q2L2 C60.1µ
F 2.2µH21.5kΩ 10.2kΩ BST3SW3FB3 C90.1µ
F L3 6.8µH8.87kΩ PGND3 10.2kΩ VOUT2C747µ
F VOUT3C1022µ
F CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR BST4 SW4FB4 C120.1µ
F L4 10µH31.6kΩ PGND4 10.2kΩ PVIN5 VOUT5FB5 14kΩ 10kΩ VOUT4C1322µ
F VOUT5C151µ
F EXPOSEDPAD 1.2V/4AC1647µF 2.5V/4AC1747µF 1.5V/1.2ADDR TERM.LDO 3.3V/1.2A C141µF 1.2V/100mA ADP5052 VCORE FPGAAUXILIARYVOLTAGEI/OBANK0I/OBANK1I/OBANK2 I/OBANK3MGTsDDR MEMORY FLASHMEMORY 10900-057 图55.典型FPGA应用，600kHz开关频率，可调输出型号 Rev.0|Page33
C 应用 小型蜂窝基站FPGA和处理器应用安防和监控医疗应用 概述 ADP5052在一个48引脚LFCSP封装中集成了四个高性能降压调节器和一个200mA低压差(LDO)调节器，可满足严苛的性能和电路板空间要求。
器件可直接连接高达15V的输入电压，无需使用前置调节器。
通道1和通道2集成高端功率MOSFET和低端MOSFET驱动器。
低端功率器件可使用外部NFET，以优化解决方案的效率并提供1.2A、2.5A或4A的可编程输出电流。
以并联配置方式组合通道1和通道2可提供高达8A的单路输出电流。
带四通道降压调节器和200mALDO调节器的5通道集成式电源解决方案 ADP5052 C14.5VTO15V VREGVDD C0PVIN1 C2COMP1 EN1SS12 PVIN2C5 COMP2EN2 PWRGDPVIN3 C8COMP3 EN3SS34 PVIN4C11 COMP4EN4 1.7VTO5.5VPVIN5C14EN5 典型应用电路 ADP5052 SYNC/MODE IN1T00VmRAEGOSCILLATOR RT CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) FB1BST1SW1C3 VREGVREG DL1 Q1 PGNDDL2 RILIM1RILIM2 Q2SW2 C6BST2FB2 L1 VOUT1 C4 VOUT2L2 C7 CHANNEL3BUCKREGULATOR (1.2A) CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR BST3C9 SW3FB3PGND3BST4 C12SW4FB4PGND4VOUT5FB5 L3 VOUT3 C10 L4 VOUT4 C13 VOUT5C15 EXPOSEDPAD 图
1. 通道3和通道4同时集成高端和低端MOSFET，以提供1.2A输出电流。
ADP5052的开关频率可编程或同步至外部时钟。
ADP5052的每个通道均集成一个精密使能引脚，可方便地设置上电时序或改变可调节UVLO阈值。
ADP5052集成通用LDO调节器，具有低静态电流和低压差特性，提供高达200mA的输出电流。
10900-001 Rev.0 DocumentFeedback InformationfurnishedbyAnalogDevicesisbelievedtobeurateandreliable.However,no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. OneTechnologyWay,
P.O.Box9106,Norwood,MA02062-9106,
U.S.A. Tel:781.329.4700 ©2013AnalogDevices,Inc.Allrightsreserved. TechnicalSupport ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADP5052
目录
特性..................................................................................................
应用..................................................................................................
1应用电路.........................................................................................1概述..................................................................................................
1修订历史.........................................................................................2详细功能框图................................................................................3技术规格.........................................................................................4 降压调节器规格.......................................................................5LDO调节器规格......................................................................7绝对最大额定值............................................................................8热阻............................................................................................
8ESD警告.....................................................................................8引脚配置和功能描述...................................................................9典型性能参数..............................................................................11工作原理.......................................................................................17降压调节器工作模式............................................................17可调和固定输出电压............................................................17内部稳压器(VREG和VDD).................................................17独立电源应用.........................................................................18低端器件选择.........................................................................18自举电路..................................................................................18有源输出放电开关................................................................18精密使能..................................................................................18振荡器......................................................................................18同步输入/输出.......................................................................19软启动......................................................................................19并行操作..................................................................................20带预充电输出的启动............................................................20限流保护..................................................................................20折频..........................................................................................21打嗝保护..................................................................................21闩锁保护..................................................................................21欠压闭锁(UVLO)...................................................................22电源良好功能.........................................................................22 修订历史 2013年5月—修订版0：初始版 热关断......................................................................................22LDO调节器.............................................................................22应用信息.......................................................................................23ADIsimPower设计工具.........................................................23可调输出电压编程................................................................23电压转换限制.........................................................................23限流设置..................................................................................23软启动设置.............................................................................24电感选择..................................................................................24输出电容选择.........................................................................24输入电容选择.........................................................................25低端功率器件选择................................................................25UVLO输入编程......................................................................25补偿器件设计.........................................................................26功耗..........................................................................................26结温..........................................................................................27设计示例.......................................................................................28设置开关频率.........................................................................28设置输出电压.........................................................................28设置电流限值.........................................................................28选择电感..................................................................................28选择输出电容.........................................................................29选择低端MOSFET.................................................................29设计补偿网络.........................................................................29选择软启动时间.....................................................................29选择输入电容.........................................................................29推荐外部器件.........................................................................30电路板布局建议..........................................................................31典型应用电路..............................................................................32工厂编程选项..............................................................................35工厂默认选项.........................................................................37外形尺寸.......................................................................................38订购指南..................................................................................38 Rev.0|Page2of40 详细功能框图 EN1 COMP1FB1 EN2COMP2 FB2RT SYNC/MODESS12SS34 PWRGD CHANNEL1BUCKREGULATOR0.8V– + 1MΩCLK1 +OCP– HICCUPAND LATCH-OFF SLOPECOMP 0.8V VID10.72V +EA1– +– +CMP1– CLK1 FREQUENCYFOLDBACK OVP+LATCH-OFF0.99V– PWRGD1 CONTROLLOGICANDMOSFETDRIVERWITHANTICROSSPROTECTION UVLO1 +ACS1 –VREG Q1DRIVER QDG1VREG DRIVER ZEROCROSS CURRENT-LIMITSELECTION CHANNEL2BUCKREGULATOR CURRENTBALANCE DUPLICATECHANNEL1 DISCHARGESWITCH PVIN1 BST1SW1 DL1PGND PVIN2BST2DL2SW2 OSCILLATOR SOFTSTARTDECODERQPWRGD HOUSEKEEPINGLOGIC PVIN1 VREG INTERNALREGULATOR VREGVDD EN3 COMP3FB3 EN4COMP4 FB4PVIN5 EN5 CHANNEL3BUCKREGULATOR0.8V– UVLO3 +1M +ACS3 –VREG + HICCUP AND CLK3 OCP– LATCH-OFF Q3 DRIVER SLOPECOMP 0.8V+EA3– +CMP3– CLK3 CONTROLLOGICANDMOSFETDRIVERWITHANTICROSSPROTECTION VREG Q4DRIVER VID3 FREQUENCYFOLDBACK OVP+LATCH-OFF + 0.99V– ZEROCROSS DISCHARGESWITCH 0.72V–PWRGD3 QDG3 CHANNEL4BUCKREGULATOR DUPLICATECHANNEL3 CHANNEL5LDOREGULATOR 0.8V– LDO Q7 +CONTROL 1M 图2.Rev.0|Page3of40 –EA5 + 0.5V PVIN3 BST3 SW3 PGND3 PVIN4BST4SW4PGND4VOUT5FB5 10900-202 ADP5052 ADP5052 技术规格 除非另有说明，对于最小值/最大值规格，VIN=12V，VVREG=5.1V，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
1.参数输入电源电压范围 静态电流 工作静态电流 欠压闭锁 上升阈值下降阈值迟滞振荡器电路开关频率开关频率范围SYNC输入 输入时钟范围输入时钟脉冲宽度 最短导通时间最短关断时间输入时钟高电压输入时钟低电压SYNC输出时钟频率正脉冲占空比上升或下降时间高电平电压精密使能 高电平阈值低电平阈值下拉电阻电源良好内部电源良好上升阈值内部电源良好迟滞内部电源良好下降延迟PWRGD引脚的上升延迟PWRGD引脚的漏电流PWRGD引脚的输出低电压内部调节器VDD输出电压VDD电流限值VREG输出电压VREG压差电压VREG电流限值热关断热关断阈值热关断迟滞 符号VIN 最小值4.5 IQ(4-BUCKS) ISHDN(4BUCKS+LDO)UVLO VUVLO-RISING VUVLO-FALLING 3.6 VHYS fSW 700 250 fSYNC 250 tSYNC_MIN_ONtSYNC_MIN_OFFVH(SYNC)VL(SYNC) 1001001.3 fCLKtCLK_PULSE_DUTYtCLK_RISE_FALLVH(SYNC_OUT) VTH_H(EN)VTH_L(EN)RPULL-DOWN(EN) 0.688 VPWRGD(RISE)VPWRGD(HYS)tPWRGD_FALLtPWRGD_PIN_RISEIPWRGD_LEAKAGEVPWRGD_LOW 86.3 VVDD 3.2 ILIM_VDD 20 VVREG 4.9 VDROPOUT ILIM_VREG 50 TSHDNTHYS 典型值 最大值15.0 4.8 6.25 25 65 4.2 4.36 3.78 0.42 740 780 1400 1400 0.4 fSW5010VVREG 0.8060.7251.0 90.53.35010.150 3.305515.122595 15015 0.832 95 11003.4805.3140 单位V mA µ
A VVV kHzkHz kHz nsnsVV kHz%nsV VVMΩ %%µsmsµAmV VmAVmVmA °C°
C 测试条件/注释PVIN1、PVIN2、PVIN3、PVIN4引脚PVIN1、PVIN2、PVIN3、PVIN4引脚无切换，所有ENx引脚均为高电平所有ENx引脚均为低电平PVIN1、PVIN2、PVIN3、PVIN4引脚 RT=25.5kΩ EN1、EN2、EN3、EN4、EN5输入 IPWRGD=1mAIVDD=10mAIVREG=50mA Rev.0|Page4of40 ADP5052 降压调节器规格 除非另有说明，对于最小值/最大值规格，VIN=12V，VVREG=5.1V，fSW=600kHz(所有通道)，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
2. 参数 符号 最小值 典型值最大值 单位 测试条件/注释 通道1同步降压调节器 FB1引脚 固定输出选项 VOUT1 0.85 1.60
V 熔丝调整 可调反馈电压 VFB1 0.800
V 反馈电压精度 VFB1(DEFAULT) −0.55 +0.55 % TJ
=25°
C −1.25 +1.0 % 0°C≤TJ≤85°
C −1.5 +1.5 % −40°C≤TJ≤+125°
C 反馈偏置电流 IFB1 0.1 µ
A 可调电压 SW1引脚 高端功率FET导通电阻 RDSON(1H) 100 mΩ 引脚对引脚测量 限流阈值 ITH(ILIM1) 3.50 4.4 5.28
A RILIM1=悬空 1.91 2.63 3.08
A RILIM1=47kΩ 4.95 6.44 7.48
A RILIM1=22kΩ 最短导通时间 tMIN_ON1 117 155 ns fSW=250kHz至1.4MHz 最短关断时间 tMIN_OFF1 1/9×tSW ns fSW=250kHz至1.4MHz 低端驱动器，DL1引脚 上升时间 tRISING1 20 ns CISS=1.2nF 下降时间 tFALLING1 3.4 ns CISS=1.2nF 源电流电阻 tSOURCING1 10 Ω 吸电流电阻 tSINKING1 0.95 Ω 误差放大器(EA)，COMP1引脚 EA跨导 gm1 310 470 620 µ
S 软启动 软启动时间 tSS1 2.0 ms SS12连接到VREG 可编程软启动范围 2.0 8.0 ms 打嗝时间
COUT放电开关导通电阻通道2同步降压调节器 tHICCUP1RDIS1 7×tSS1 ms 250 Ω FB2引脚 固定输出选项 VOUT2 3.3 5.0
V 熔丝调整 可调反馈电压 VFB2 0.800
V 反馈电压精度 VFB2(DEFAULT) −0.55 +0.55 % TJ
=25°
C −1.25 +1.0 % 0°C≤TJ≤85°
C −1.5 +1.5 % −40°C≤TJ≤+125°
C 反馈偏置电流 IFB2 0.1 µ
A 可调电压 SW2引脚 高端功率FET导通电阻 RDSON(2H) 110 mΩ 引脚对引脚测量 限流阈值 ITH(ILIM2) 3.50 4.4 5.28
A RILIM2=悬空 1.91 2.63 3.08
A RILIM2=47kΩ 4.95 6.44 7.48
A RILIM2=22kΩ 最短导通时间 tMIN_ON2 117 155 ns fSW=250kHz至1.4MHz 最短关断时间 tMIN_OFF2 1/9×tSW ns fSW=250kHz至1.4MHz 低端驱动器，DL2引脚 上升时间 tRISING2 20 ns CISS=1.2nF 下降时间 tFALLING2 3.4 ns CISS=1.2nF 源电流电阻 tSOURCING2 10 Ω 吸电流电阻 tSINKING2 0.95 Ω Rev.0|Page5of40 ADP5052 参数误差放大器(EA)，COMP2引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻 通道3同步降压调节器FB3引脚固定输出选项可调反馈电压反馈电压精度 反馈偏置电流SW3引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值最短导通时间最短关断时间误差放大器(EA)，COMP3引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻通道4同步降压调节器FB4引脚固定输出选项可调反馈电压反馈电压精度 反馈偏置电流SW4引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值最短导通时间最短关断时间误差放大器(EA)，COMP4引脚EA跨导软启动软启动时间可编程软启动范围打嗝时间COUT放电开关导通电阻 符号 gm2tSS2tHICCUP2RDIS2 最小值3102.0 典型值 4702.07×tSS2250 最大值6208.0 单位 µS msmsmsΩ 测试条件/注释SS12连接到VREG VOUT3VFB3VFB3(DEFAULT) IFB3 RDSON(3H)RDSON(3L)ITH(ILIM3)tMIN_ON3tMIN_OFF3 gm3 tSS3 tHICCUP3RDIS3 1.20−0.55−1.25−1.5 1.7 3102.0 0.800 1.80 +0.55+1.0+1.50.1 225 150 2.2 2.55 90 120 1/9×tSW 470 620 2.08.0 7×tSS3250
V 熔丝调整
V % TJ=25°
C % 0°C≤TJ≤85°
C % −40°C≤TJ≤+125°
C µ
A 可调电压 mΩ 引脚对引脚测量 mΩ 引脚对引脚测量
A ns fSW=250kHz至1.4MHz ns fSW=250kHz至1.4MHz µ
S ms SS34连接到VREG ms ms Ω VOUT4VFB4VFB4(DEFAULT) IFB4 RDSON(4H)RDSON(4L)ITH(ILIM4)tMIN_ON4tMIN_OFF4 gm4 tSS4 tHICCUP4RDIS4 2.5−0.55−1.25−1.5 1.7 3102.0 0.800 5.5 +0.55+1.0+1.50.1 225 150 2.2 2.55 90 120 1/9×tSW 470 620 2.08.0 7×tSS4250 Rev.0|Page6of40
V 熔丝调整
V % TJ=25°
C % 0°C≤TJ≤85°
C % −40°C≤TJ≤+125°
C µ
A mΩ 引脚对引脚测量 mΩ 引脚对引脚测量
A ns fSW=250kHz至1.4MHz ns fSW=250kHz至1.4MHz µ
S ms SS34连接到VREG ms ms Ω ADP5052 LDO调节器规格 除非另有说明，VIN5=(VOUT5+0.5V)或1.7V(取较大值)至5.5V；CIN=COUT=1µF；对于最小值/最大值规格，TJ=−40°C至+125°C；对于典型值规格，TA=25°
C。
表
3.参数输入电源电压范围工作电源电流 LDO调节器的偏置电流 电压反馈(FB5引脚)可调反馈电压反馈电压精度 压差 限流阈值输出噪声电源抑制比 最小值1.7 −1.0−1.6−2.0 250 典型值 3060145 0.500 8010018051092 7766 最大值5.5 130170320 +1.0+1.6+2.0 单位
V µAµAµ
A V%%% mVmVmVmAµVrms dBdB 测试条件/注释PVIN5引脚 IOUT5=200µAIOUT5=10mAIOUT5=200mA TJ=25°C0°C≤TJ≤85°C−40°C≤TJ≤+125°CIOUT5=200mAVOUT5=3.3VVOUT5=2.5VVOUT5=1.5V输出电压降至额定典型值的90%10Hz至100kHz,VPVIN5=5V,VOUT5=1.8VVPVIN5=5V,VOUT5=1.8V,IOUT5=1mA10kHz100kHz Rev.0|Page7of40 ADP5052 绝对最大额定值 表
4.参数 PVIN1至PGNDPVIN2至PGNDPVIN3至PGND3PVIN4至PGND4PVIN5至GNDSW1至PGNDSW2至PGNDSW3至PGND3SW4至PGND4PGND至GNDPGND3至GNDPGND4至GNDBST1至SW1BST2至SW2BST3至SW3BST4至SW4DL1至PGNDDL2至PGNDSS12,SS34至GNDEN1,EN2,EN3,EN4,EN5至GNDVREG至GNDSYNC/MODE至GNDVOUT5,FB5至GNDRT至GNDPWRGD至GNDFB1,FB2,FB3,FB4至GND1FB2至GND2FB4至GND2COMP1,COMP2,COMP3,COMP4 至GNDVDD至GND存储温度范围工作结温范围 额定值−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+6.5V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+18V−0.3V至+0.3V−0.3V至+0.3V−0.3V至+0.3V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+6.5V−0.3V至+3.6V−0.3V至+6.5V−0.3V至+3.6V−0.3V至+6.5V−0.3V至+7V−0.3V至+3.6V −0.3V至+3.6V−65°C至+150°C−40°C至+125°
C 1此额定值适用于ADP5052的可调输出电压型号。
2此额定值适用于ADP5052的固定输出电压型号。
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。
表
5.热阻封装类型48引脚LFCSP θJA θJC 27.872.99 单位°C/W ESD警告 ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。
因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。
Rev.0|Page8of40 引脚配置和功能描述 ADP5052 48EN347SS3446COMP345FB344VREG43SYNC/MODE42VDD41RT40FB139COMP138SS1237EN1 BST31PGND32 SW33PVIN34 EN55FB56VOUT57PVIN58PVIN49SW410 PGND411BST412 ADP5052 TOPVIEW(NottoScale) 36PVIN135PVIN134SW133SW132BST131DL130PGND29DL228BST227SW2 26SW225PVIN2 GND13EN414COMP415FB416GND17GND18GND19PWRGD20FB221COMP222EN223PVIN224 10900-002 表
6.引脚功能描述 引脚编号引脚名称
1 BST3
2 PGND3
3 SW3
4 PVIN3
5 EN5
6 FB5
7 VOUT5
8 PVIN5
9 PVIN4 10 SW4 11 PGND4 12 BST4 13 GND 14 EN4 15 COMP4 16 FB4 17,
18,19GND 20 PWRGD 21 FB2 22 COMP2 23 EN2 24,25 PVIN2 26,27 SW2 28 BST2 29 DL2 30 PGND 31 DL1 32 BST1 NOTES1.THEEXPOSEDPADMUSTBECONNECTEDAND SOLDEREDTOANEXTERNALGROUNDPLANE. 图
3.引脚配置 说明通道3的高端FET驱动器电源。
通道3的电源地。
通道3的开关节点输出。
通道3的电源输入。
在此引脚和地之间连接一个旁路电容。
通道5的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道5的反馈检测输入引脚。
通道5的电源输出。
通道5的电源输入。
在此引脚和地之间连接一个旁路电容。
通道4的电源输入。
在此引脚和地之间连接一个旁路电容。
通道4的开关节点输出。
通道4的电源地。
通道4的高端FET驱动器电源。
此引脚仅用于内部测试。
连接此引脚到地。
通道4的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道4的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道4的反馈检测输入引脚。
这些引脚仅用于内部测试。
连接这些引脚到地。
电源良好信号输出。
此开漏输出是所选通道的电源良好信号。
通道2的反馈检测输入引脚。
通道2的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道2的使能输入。
可使用外部电阻分压器来设定启动阈值。
通道2的电源输入。
在此引脚和地之间连接一个旁路电容。
通道2的开关节点输出。
通道2的高端FET驱动器电源。
通道2的低端FET栅极驱动器。
在此引脚与地之间连接一个电阻可设置通道2的限流阈值。
通道1和通道2的电源地。
通道1的低端FET栅极驱动器。
在此引脚与地之间连接一个电阻可设置通道1的限流阈值。
通道1的高端FET驱动器电源。
Rev.0|Page9of40 ADP5052 引脚编号33,3435,363738 3940414243 4445464748 引脚名称SW1PVIN1EN1SS12 COMP1FB1RTVDDSYNC/MODE VREGFB3COMP3SS34EN3EPAD 说明 通道1的开关节点输出。
内部5.1VVREG线性调节器和通道1降压调节器的电源输入。
在此引脚和地之间连接一个旁路电容。
通道1的使能输入。
可使用外部电阻分压器来设定启动阈值。
在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道1和通道2的软启动时间(参见“软启动”部分)。
此引脚还用来配置通道1和通道2的并行操作(参见“并行操作”部分)。
通道1的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
通道1的反馈检测输入引脚。
将一个电阻连接在RT和地之间，用以在250kHz至1.4MHz之间设置开关频率。
更多信息参见“振荡器”部分。
内部3.3V线性调节器的输出。
在此引脚与地之间连接一个1µF陶瓷电容。
同步输入/输出(SYNC)。
要将器件的开关频率与外部时钟同步，可将该引脚连接至频率为250kHz至1.4MHz的外部时钟。
也可利用工厂熔丝将此引脚配置为同步输出。
强制PWM或自动PWM/PSM选择引脚(MODE)。
此引脚为逻辑高电平时，器件以强制PWM(FPWM)模式工作。
此引脚为逻辑低电平时，器件以自动PWM/PSM模式工作。
内部5.1V线性调节器的输出。
在此引脚与地之间连接一个1µF陶瓷电容。
通道3的反馈检测输入引脚。
通道3的误差放大器输出引脚。
在此引脚与地之间连接一个RC网络。
在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道3和通道4的软启动时间(参见“软启动”部分)。
通道3的使能输入。
可使用外部电阻分压器来设定启动阈值。
裸露焊盘(模拟地)。
裸露焊盘必须连接并焊接到外部接地层。
Rev.0|Page10of40 典型工作特性 100 90 80 70 EFFICIENCY(%) 60 50 VOUT=1.2V 40 VOUT=1.5V VOUT=1.8V 30 VOUT=2.5V 20VVOOUUTT==35..30VV 10
0 0
1 2
3 4 IOUT(A) 图
4.通道1/通道2效率曲线，VIN=12V，fSW=600kHz，FPWM模式 100 90 80 70 EFFICIENCY(%) 60 50 40 VOUT=1.2V VOUT=1.5V 30 VOUT=1.8V VOUT=2.5V 20 VOUT=3.3V 10
0 0
1 2
3 4 IOUT(A) 图
5.通道1/通道2效率曲线，VIN=5.0V，fSW=600kHz，FPWM模式 100 90 80 EFFICIENCY(%) 70 fSW=300kHz 60 fSW=600kHz fSW=1.0MHz 50 40 30 20 10
0 0
1 2
3 4 IOUT(A) 图
6.通道1/通道2效率曲线，VIN=12V，VOUT=1.8V，FPWM模式 10900-005 EFFICIENCY(%) 10900-004 EFFICIENCY(%) 10900-003 EFFICIENCY(%) ADP5052 100 90 80 70 60 50 40 VOUT=1.2V,FPWM 30 VOUT=1.2V,AUTOPWM/PSM 20 VOUT=1.8V,FPWM VOUT=1.8V,AUTOPWM/PSM 10 VOUT=3.3V,FPWM VOUT=3.3V,AUTOPWM/PSM
0 0 0.1
1 10 IOUT(A) 图
7.通道1/通道2效率曲线，VIN=12V，fSW=600kHz，FPWM和自动PWM/PSM模式 10900-006 100 90 80 70 60 VOUT=1.2V 50 VOUT=1.5V 40 VOUT=1.8V VOUT=2.5V 30 VOUT=3.3V VOUT=5.0V 20 10 10900-007
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图
8.通道3/通道4效率曲线，VIN=12V，fSW=600kHz，FPWM模式 100 90 80 70 60 VOUT=1.2V 50 VOUT=1.5V 40 VOUT=1.8V VOUT=2.5V 30 VOUT=3.3V 20 10 10900-008
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图
9.通道3/通道4效率曲线，VIN=5.0V，fSW=600kHz，FPWM模式 Rev.0|Page11of40 10900-012 ADP5052 100 90 80 70 EFFICIENCY(%) 60 50 40 30 fSW=300kHz 20 fSW=600kHz fSW=1.0MHz 10
0 0 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图10.通道3/通道4效率曲线，VIN=12V，VOUT=1.8V，FPWM模式 EFFICIENCY(%) 100 90 80 70 60 50 40 VOUT=1.2V,FPWM VOUT=1.2V,AUTOPWM/PSM 30 VOUT=1.8V,FPWM 20 VOUT=1.8V,AUTOPWM/PSM VOUT=3.3V,FPWM 10 VOUT=3.3V,AUTOPWM/PSM
0 0 0.1
1 2 IOUT(A) 图11.通道3/通道4效率曲线，VIN=12V，fSW=600kHz，FPWM和自动PWM/PSM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4
0 1
2 3
4 IOUT(A) 图12.通道1负载调整率，VIN=12V，VOUT=3.3V，fSW=600kHz，FPWM模式 LOADREGULATION(%) 10900-011 LINEREGULATION(%) 10900-010 LOADREGULATION(%) 10900-009 LINEREGULATION(%) 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 4.5 6.0 7.5 9.0 10.512.013.515.0 INPUTVOLTAGE(V) 图13.通道1电压调整率，VOUT=3.3V，IOUT=4A，fSW=600kHz，FPWM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.40 0.2 0.4 0.6 0.8 1.0 1.2 IOUT(A) 图14.通道3负载调整率，VIN=12V，VOUT=3.3V，fSW=600kHz，FPWM模式 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 4.5 6.0 7.5 9.0 10.512.013.515.0 INPUTVOLTAGE(V) 图15.通道3电压调整率，VOUT=3.3V，IOUT=1A，fSW=600kHz，FPWM模式 10900-013 10900-014 Rev.0|Page12of40 FEEDBACKVOLTAGEACCURACY(%) 0.5 0.4 0.3 0.2 0.1
0 –0.1 –0.2 –0.3 –0.4 –0.5 –50 –20 10 40 70 TEMPERATURE
(°C) 100 130 图16.0.8V反馈电压精度与温度的关系(通道
1，可调输出型号) FREQUENCY(kHz) 850 800 750 700 650 600 550 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图17.频率与温度的关系，VIN=12V 6.0 5.5 QUIESCENTCURRENT(mA) 5.0 4.5 4.0 3.5 3.0–50–25
0 25 50 75100125150 TEMPERATURE(°C) 图18.静态电流与温度的关系(包括PVIN1、PVIN2、PVIN3和PVIN4) 10900-018 CURRENTLIMIT(A) 10900-017 UVLOTHRESHOLD(V) 10900-015 SHUTDOWNCURRENT(µA) ADP5052 75 65 55 45VIN=4.5V 35VVIINN==71.20VVVIN=15V 25 10900-019 15–50–25
0 25 50 75100125150 TEMPERATURE(°C) 图19.关断电流与温度的关系(EN1、EN2、EN3、EN4和EN5均为低电平) 5.0 4.8 4.6 4.4 RISING4.2 4.0FALLING 3.8 3.6 3.4 3.2 3.0 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图20.欠压闭锁(UVLO)阈值与温度的关系 10900-020
7 RILIM=22kΩ
6 5RILIM=OPEN
4 3 RILIM=47kΩ
2 1
0 4
6 8 10 12 14 16 INPUTVOLTAGE(V) 图21.通道1/通道2电流限值与输入电压的关系 10900-021 Rev.0|Page13of40 10900-025 ADP5052 MINIMUMONTIME(ns) 200 180 160 140CH1/CH2 120 100CH3/CH4 80 60 40 20
0 –50 –20 10 40 70 TEMPERATURE(°C) 100 130 图22.最短导通时间与温度的关系 OUTPUTVOLTAGE(V) 2.6 2.5 2.4 2.3IOUT=1mAIOUT=10mA 2.2IIOOUUTT==5100m0mAAIOUT=150mAIOUT=200mA 2.1 2.02.02.53.03.54.04.55.05.56.0INPUTVOLTAGE(V) 图23.不同输出负载下的通道5(LDO调节器)电压调整率 100 10 NOISE(µV/√Hz) 1VOUT=1.2VVOUT=1.8VVOUT=2.5VVOUT=3.3V 0.1 0.0110 100 1k 10k FREQUENCY(Hz) 100k 图24.通道5(LDO调节器)输出噪声频谱，VIN=5V，COUT=1µ
F，IOUT=10mA 10900-024 10900-023 PSRR(dB) 10900-022 RMSNOISE(µV) PSRR(dB) 180VOUT=3.3V 160 140VOUT=2.5V 120 100VOUT=1.8V 80 60 VOUT=1.2V 40 20
0 1 10 100 IOUT(mA) 图25.通道5(LDO调节器)输出噪声与输出负载的关系，VIN=5V，COUT=1µ
F 0 IOUT=1mA –20 IOUT=10mA IOUT=50mA IOUT=100mA –40 IOUT=150mA IOUT=200mA –60 –80 –100 –120 10 100 1k 10k 100k 1M 10M FREQUENCY(Hz) 图26.不同输出负载下的通道5(LDO调节器)PSRR，VIN=5V，VOUT=3.3V，COUT=1µ
F 0–10–20–30 PVIN5=4.0V;IOUT=1mAPVIN5=3.6V,IOUT=1mAPVIN5=4.0V,IOUT=100mAPVIN5=3.6V,IOUT=100mAPVIN5=4.0V,IOUT=200mAPVIN5=3.6V,IOUT=200mA –40 –50 –60 –70 –80 –90 –100 10 100 1k 10k 100k 1M 10M FREQUENCY(Hz) 图27.不同负载和压差电压下的通道5(LDO调节器)PSRR，VOUT=3.3V，COUT=1µ
F 10900-026 10900-027 Rev.0|Page14of40 ADP5052 VOUT2 SW
1 10900-028 CH15.00VCH210.0mVBWM1.00µs ACH17.40V 图28.重负载下的稳态波形，VIN=12V，VOUT=3.3V，IOUT=3A，fSW=600kHz，L=4.7µ
H，COUT=47µF×
2，FPWM模式 VOUT2 IOUT2IOUT14 10900-031 CH2100mVBWM100µsACH2CH32.00AΩBWCH42.00AΩBW –56.0mV 图31.负载瞬态响应，通道1/通道2并行输出，0A至6A，VIN=12V，VOUT=3.3V，fSW=600kHz，L=4.7µ
H，COUT=47µF×
4 VOUT2 SW
1 10900-029 CH15.00VCH250.0mVBWM100µs ACH111.0mV 图29.轻负载下的稳态波形，VIN=12V，VOUT=3.3V，IOUT=30mA，fSW=600kHz，L=4.7µ
H，COUT=47µF×
2，自动PWM/PSM模式
1 VOUT IOUT
4 10900-030 CH150.0mVBWCH42.00AΩ M100µs ACH1 –22.0mV 图30.通道1/通道2负载瞬态响应，1A至4A，VIN=12V，VOUT=3.3V，fSW=600kHz，L=2.2µ
H，COUT=47µF×
2 VOUT1 IOUT4 EN2 PWRGD3 10900-032 CH1500mVBWCH35.00VBW CH25.00VM1.00msCH42.00AΩ ACH1650mV 图32.通道1/通道2软启动，4A阻性负载，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 VIN 1VOUT EN3
2 IOUT4 CH110.0VBWCH31.00VBW CH25.00VBWM400µsCH41.00AΩBW ACH22.80V 图33.带预充电输出的软启动，VIN=12V，VOUT=3.3V 10900-033 Rev.0|Page15of40 10900-136 ADP5052 VOUT
1 IOUT4 EN2 PWRGD3 CH1500mVBWCH35.00VBW CH25.00VBWM10.0msACH1CH45.00AΩBW 650mV 图34.通道1/通道2关断，有源输出放电，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 1VOUT SW 2IOUT
4 CH1500mVBW CH210.00VBWM10.0msACH1CH45.00AΩ 970mV 图35.短路保护进入，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 10900-135 10900-034 VOUT1 SW2 IOUT4 CH1500mVBW CH210.0VBWM10.0msACH1CH45.00AΩBW 970mV 图36.短路保护恢复，VIN=12V，VOUT=1.2V，fSW=600kHz，L=1µ
H，COUT=47µF×
2 Rev.0|Page16of40 工作原理 ADP5052是一款微功耗电源管理单元，在一个48引脚LFCSP封装中集成了四个高性能降压调节器和一个200mA低压差(LDO)调节器，可满足严苛的性能和电路板空间要求。
器件可直接连接高达15V的输入电压，无需使用前置调节器，因此应用更简单、效率更高。
降压调节器工作模式PWM模式 在脉宽调制(PWM)模式下，ADP5052中的降压调节器以固定频率工作，此频率由内部振荡器设置，该振荡器通过RT引脚编程。
每个振荡器周期开始时，高端MOSFET开启，给电感两端发送一个正电压。
电感电流增加，直至电流检测信号超过可关断高端MOSFET的峰值电感电流阈值。
此阈值由误差放大器的输出设定。
在高端MOSFET关断期间，电感电流流经低端MOSFET并下降，直到下个振荡时钟脉冲开始另一个新的周期。
ADP5052中的降压调节器通过调节峰值电感电流阈值来调节输出电压。
PSM模式为了实现更高的效率，当输出负载低于PSM电流阈值时，ADP5052中的降压调节器平稳过渡到可变频率省电工作模式(PSM)。
当输出电压跌至规定值以下时，降压调节器进入PWM模式，并停留数个振荡器周期，直至输出电压升至规定值。
在突发脉冲之间的空闲时间内，MOSFET关断，由输出电容提供所有输出电流。
PSM比较器监测可提供峰值电感电流信息的内部补偿节点。
平均PSM电流阈值取决于输入电压(VIN)、输出电压(VOUT)、电感和输出电容。
由于输出电压会不定期地降到规定值以下然后恢复，因此在轻负载调节下，PSM模式下的输出电压纹波比强制PWM模式下的纹波要大。
强制PWM和自动PWM/PSM模式利用SYNC/MODE引脚，可以将降压调节器配置为始终以PWM模式工作。
在强制PWM(FPWM)模式下，即使输出电流小于PWM/PSM阈值，调节器仍然以固定频率工作。
在轻载条件下，PWM模式下的效率低于PSM模式。
当电感电流降至0A以下时，低端MOSFET仍然接通，导致ADP5052进入连续导通模式(CCM)。
ADP5052 利用SYNC/MODE引脚，可以将降压调节器配置为始终以PWM模式工作。
在自动PWM/PSM模式下，降压调节器以PWM模式或PSM模式工作，具体取决于输出电流。
当平均输出电流降至PWM/PSM阈值以下时，降压调节器进入PSM工作模式；在PSM模式下，为保持高效率，调节器以降低的开关频率工作。
当输出电流达到0A时，低端MOSFET开关断开，致使调节器以断续导通模式(DCM)工作。
SYNC/MODE引脚连接VREG时，器件以强制PWM(FPWM)模式工作。
SYNC/MODE引脚接地时，器件以自动PWM/PSM模式工作。
可调和固定输出电压 ADP5052通过工厂熔丝提供可调和固定输出电压设置。
对于可调输出设置，应利用外部电阻分压器，通过反馈基准电压(通道1和通道4为0.8V，通道5为0.5V)设置所需的输出电压。
对于固定输出设置，反馈电阻分压器内置于ADP5052，必须将反馈引脚(FBx)直接与输出相连。
表7列出了每个降压调节器通道的可用固定输出电压范围。
表
7.固定输出电压范围 通道 固定输出电压范围 通道
1 0.85V至1.6V，步进为25mV 通道
2 3.3V至5.0V，步进为300mV或200mV 通道
3 1.2V至1.8V，步进为100mV 通道
4 2.5V至5.5V，步进为100mV 输出范围也可通过工厂熔丝设置。
如需其它输出电压范围，请联系当地的ADI公司办事处或代理商。
内部调节器(VREG和VDD) ADP5052的内部VREG调节器提供稳定的5.1V电源作为MOSFET驱动器的偏置电压。
ADP5052的内部VDD调节器为内部控制电路提供稳定的3.3V电源。
VREG与地之间连接一个1.0µF陶瓷电容，VDD与地之间连接一个1.0µF陶瓷电容。
只要PVIN1可用，内部VREG和VDD调节器即有效。
内部VREG调节器可提供总共95mA的负载电流，包括MOSFET驱动电流；对于较低的系统电流需求，它可用作始终有效的5.1V电源。
VREG调节器内置限流电路，在重负载下可保护电路。
VDD调节器用于内部电路，建议不要用于其他目的。
Rev.0|Page17of40 ADP5052 独立电源应用 ADP5052的4个降压调节器可接受独立的输入电压。
这意味着，4个降压调节器的输入电压可连接至不同的电源电压。
PVIN1电压为内部调节器和控制电路提供电源。
因此，如果用户打算为降压调节器提供不同的电源电压，PVIN1电压必须高于UVLO阈值，然后其他通道才能开始工作。
可以利用精密使能来监测PVIN1电压，延迟输出的启动，确保PVIN1足够高以便支持输出调节。
更多信息，请参见“精密使能”部分。
ADP5052的4个降压调节器支持级联电源操作。
如图37所示，PVIN2、PVIN3和PVIN4由通道1输出供电。
这种配置中，通道1输出电压必须高于PVIN2、PVIN3和PVIN4的UVLO阈值。
VIN PVIN1 PVIN2TO PVIN4 BUCK1BUCK2 VOUT1VOUT2TOVOUT4 10900-036 图37.级联电源应用 低端器件选择 通道1和通道2中的降压调节器集成4A高端功率MOSFET和低端MOSFET驱动器。
选择用于ADP5052的N沟道MOSFET必须能配合同步降压调节器工作。
一般而言，使用低RDSONN沟道MOSFET可实现更高的效率；建议使用单封装的双MOSFET(用于通道1和通道2)以节省PCB空间。
更多信息，请参见“低端功率器件选择”部分。
自举电路ADP5052的各降压调节器均集成一个自举调节器。
自举调节器要求在BSTx和SWx引脚之间放置一个0.1µF陶瓷电容(X5R或X7R)，以提供高端MOSFET的栅极驱动电压。
有源输出放电开关 ADP5052的每个降压调节器均集成一个放电开关，它连接在开关节点与地之间。
当其相关调节器禁用时，开关接通，有助于使输出电容快速放电。
通道1至通道4的放电开关的典型值为250Ω。
可通过工厂熔丝使能或禁用全部四个降压调节器的放电开关功能。
精密使能 ADP5052的每个调节器都有一个使能控制引脚，包括LDO调节器。
使能控制引脚(ENx)具有一个0.8V基准电压的精密使能电路。
当ENx引脚电压大于0.8V时，调节器使能。
当ENx引脚电压低于0.725V时，调节器禁用。
内部1MΩ下拉电阻可以防止ENx引脚悬空时发生错误。
利用精密使能阈值电压，很容易控制器件内各通道以及ADP5052与其它输入/输出电源的时序。
借助电阻分压器，也可以将ENx引脚用作可编程UVLO输入(参见图38)。
更多信息请参见“UVLO输入编程”部分。
ADP5052 INTERNALENABLE DEGLITCHTIMER INPUT/OUTPUTVOLTAGE 0.8V R1 ENx 1MΩ R2 10900-037 图38.一个通道的精密使能图 振荡器 将一个电阻连接在RT引脚与地之间，可将ADP5052的开关频率(fSW)设置为250kHz到1.4MHz的值。
RT电阻的值可通过下式计算： RRT(kΩ)=[14,822/fSW(kHz)]1.081图39所示为开关频率(fSW)和RT电阻之间的典型关系。
可调频率特性允许用户在效率与解决方案尺寸之间权衡取舍，做出适当选择。
1.6M 1.4M 1.2M FREQUENCY(Hz) 1.0M 800k 600k 400k 200k 10900-044
0 0 20 40 60 80 RTRESISTOR(kΩ) 图39.开关频率与RT电阻的关系 通道1和通道3的频率可设置为RT引脚所设置的主开关频率的一半。
可通过工厂熔丝选择设置。
如果主开关频率低于250kHz，不建议将通道1或通道3的频率设置为其一半。
Rev.0|Page18of40 相移通道1和通道2之间以及通道3和通道4之间的相移为180°。
因此，通道3与通道1同相，通道4与通道2同相(见图40)。
此相移可最大化反相操作的优势，降低输入纹波电流和接地噪声。
0°REFERENCE180°PHASESHIFT CH1 (½fSW OPTIONAL) SW 10900-040 0°PHASESHIFT180°PHASESHIFT CH2CH3 (½fSW OPTIONAL) CH4 图40.相移图(四个降压调节器) 同步输入/输出 ADP5052的开关频率可与250kHz至1.4MHz的外部时钟同步。
ADP5052自动检测SYNC/MODE引脚上有无施加外部时钟，如有，开关频率将平稳过渡至外部时钟的频率。
当外部时钟信号停止时，器件自动切换到内部时钟并继续工作。
注意，为成功同步，必须将RT引脚所设置的内部开关频率编程为接近于外部时钟值的值。
对于典型应用，频率差建议小于±15%。
利用工厂熔丝，SYNC/MODE引脚可配置为同步时钟输出。
当频率等于RT引脚设置的内部开关频率时，SYNC/MODE引脚产生50%占空比的正时钟脉冲。
从产生同步时钟到通道1开关节点有一个较短的延迟时间(约为tSW的15%)。
图41显示了两个配置为频率同步模式的ADP5052：一个ADP5052器件配置为时钟输出以同步另一个ADP5052器件。
建议使用100kΩ上拉电阻，防止SYNC/MODE引脚悬空时发生逻辑错误。
SYNC/MODE VREG100kΩ SYNC/MODE 10900-039 ADP5052 ADP5052 图41.两个配置为同步模式的ADP5052器件 ADP5052 在图41所示配置中，第一个ADP5052器件的通道1与第二个ADP5052器件的通道1之间的相移为0˚(参见图42)。
SYNC-OUTATFIRSTADP5052
1 SW1ATFIRSTADP5052
2 SW1ATSECOND ADP5052
3 CH12.00VBWCH35.00VBW CH25.00VBWM400nsACH1560mV 图42.两个以同步模式工作的ADP5052器件的波形 10900-148 软启动 ADP5052的降压调节器内置软启动电路，启动时输出电压以可控方式缓升，从而限制浪涌电流。
当SS12和SS34引脚连接至VREG时，各降压调节器的软启动时间为典型值2ms。
要将软启动时间设置为2ms、4ms或8ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见图43)。
为了支持特定启动序列或具有大输出电容的值，可能需要这种配置。
TOPRESISTOR BOTTOMRESISTOR VREGADP5052 SS12OR SS34 LEVELDETECTORANDDECODER 10900-041 图43.用于软启动的电平检测电路 Rev.0|Page19of40 ADP5052 SS12引脚可用来设置通道1和通道2的软启动时间和并行操作。
SS34引脚可用来设置通道3和通道4的软启动时间。
表8给出了设置软启动时间所需的电阻值。
表
8.SS12和SS34引脚设置的软启动时间 软启动时间 软启动时间 RTOP(kΩ)RBOT(kΩ)通道
1 通道
2 通道
3 通道
4 0 N/A 2ms 2ms 2ms 2ms 100 600 2ms 并行 2ms 4ms 200 500 2ms 8ms 2ms 8ms 300 400 4ms 2ms 4ms 2ms 400 300 4ms 4ms 4ms 4ms 500 200 8ms 2ms 4ms 8ms 600 100 8ms 并行 8ms 2ms N/A
0 8ms 8ms 8ms 8ms 并行操作 ADP5052支持通道1和通道2两相并行操作，以提供高达8A的单路输出电流。
要将通道1和通道2配置为两相单路输出的并行操作，请执行以下步骤(参见图44)： •按照表8的规定，使用SS12引脚选择并行操作。
•COMP2引脚保持开路。
•使用FB1引脚设置输出电压。
•将FB2引脚连接到地(忽略FB2)。
•将EN2引脚连接到地(忽略EN2)。
VINVREG PVIN1 PVIN2 SW1 L1 CHANNEL1 FB1 BUCK SS12REGULATOR (4A) VOUT(UPTO8A) COMP1 SW2 L2 COMP2 CHANNEL2 BUCK EN1REGULATORFB2(4A) EN2 10900-042 图44.通道1和通道2并行操作 当通道1和通道2以并行配置工作时，应按如下方式配置通道： •通道1和通道2的输入电压和限流设置应设置为相同的值。
•两个通道均以强制PWM模式工作。
并行配置下的电流平衡由内部控制环路进行调节。
图45显示了并行输出配置下的典型电流平衡匹配。
6 5 CHANNELCURRENT(A) 10900-151
4 3
2 CH1
1 CH2 IDEAL
0 0
2 4
6 8 10 TOTALOUTPUTLOAD(A) 图45.并行输出配置下的电流平衡，VIN=12V，VOUT=1.2V，fSW=600kHz，FPWM模式 带预充电输出的启动 ADP5052的降压调节器具有预充电启动特性，可防止启动期间低端FET受损。
如果输出电压在调节器开启前已预充电，则调节器可在内部软启动基准电压超过反馈(FBx)引脚电压之前防止反向电感电流(该电流会导致输出电容放电)。
限流保护 ADP5052的降压调节器内置峰值电流限制保护电路，可限制流过高端MOSFET的正电流。
功率开关的峰值电流限值限制可从输入端流向输出端的电流量。
可编程限流阈值特性允许低电流应用使用小尺寸电感。
要配置通道1的限流阈值，应将一个电阻连接在DL1引脚与地之间；要配置通道2的限流阈值，应将一个电阻连接在DL2引脚与地之间。
表9列出了通道1和通道2的峰值电流限制阈值设置。
表
9.通道1和通道2的峰值电流限制阈值设置 RILIM1或RILIM2 典型峰值电流限制阈值 悬空 4.4A 47kΩ 2.63A 22kΩ 6.44A ADP5052的降压调节器内置负电流限制保护电路，可限制一定量的负电流流过低端MOSFET。
Rev.0|Page20of40 折频 ADP5052的降压调节器具有折频特性，当输出发生硬短路时，可防止输出电流失控。
折频按如下方式实现： •如果FBx引脚电压低于目标输出电压的一半，则开关频率减半。
•如果FBx引脚电压低于目标输出电压的四分之
一，则开关频率降至其当前值的一半，即fSW的四分之
一。
降低开关频率可使电感电流有更多时间来减小，但也会提高峰值电流调节期间的纹波电流。
这导致平均电流下降，以阻止输出电流失控。
最大占空比下的跳脉冲模式在最大占空比条件下，折频使输出受到调节。
如果达到最大占空比(例如当输入电压降低时)，PWM调制器会跳开1/2的PWM脉冲，导致开关频率折返到一半。
如果占空比进一步提高，PWM调制器将跳开2/3的PWM脉冲，导致开关频率折返为1/3。
折频可提高有效最大占空比，从而降低输入与输出电压之间的压差。
打嗝保护 ADP5052的降压调节器利用打嗝模式实现过流保护(OCP)。
当电感峰值电流达到限流阈值时，高端MOSFET关断，低端MOSFET开启，直到进入下一个周期。
打嗝模式有效时，过流故障计数器会递增。
如果过流故障计数器达到15并溢出(表示短路状况)，高端和低端MOSFET将同时关断。
降压调节器在打嗝模式下保持七个软启动周期，然后尝试从软启动重启。
如果短路故障已清除，调节器将恢复正常工作；否则软启动后重新进入打嗝模式。
在初始软启动周期中，打嗝保护被屏蔽，以便降压调节器能在重负载下启动。
注意，为确保降压调节器能在重负载下从打嗝模式恢复，需要精心设计并选择适当的器件。
可通过工厂熔丝使能或禁用所有4个降压调节器的打嗝保护功能。
打嗝保护禁用时，折频特性仍可用来防止过流。
ADP5052 闩锁保护 ADP5052的降压调节器有一个可选的闩锁模式，用以保护器件不受短路和过压等严重问题影响。
可通过工厂熔丝使能闩锁模式。
短路闩锁模式可通过工厂熔丝使能短路闩锁模式(针对所有4个降压调节器使能或禁用)。
当短路闩锁模式使能且软启动后保护电路检测到过流状态，降压调节器就会进入打嗝模式并尝试重启。
连续7次尝试重启后，如果调节器仍然处于故障状况，调节器就会关断。
此关断(闩锁)状况只能通过重新使能通道或复位通道电源才能清除。
注意，如果打嗝模式禁用，短路闩锁模式将不起作用。
图46显示了短路闩锁保护功能。
OUTPUTVOLTAGE SHORTCIRCUITDETECTEDBYCOUNTEROVERFLOW ATTEMPTTORESTART SCPLATCH-OFFFUNCTIONENABLEDAFTER 7RESTARTATTEMPTS PWRGD 7×tSS TIME LATCH-OFF LATCHOFFTHIS REGULATOR 图46.短路闩锁保护 过压闩锁模式 可通过工厂熔丝使能过压闩锁模式(针对所有4个降压调节器使能或禁用)。
过压闩锁阈值为标称输出电压的124%。
当输出电压超过此阈值时，保护电路即检测到过压状态， 调节器关断。
此关断(闩锁)状况只能通过重新使能通道或复位通道电源才能清除。
图47显示了过压闩锁保护功能。
OUTPUTVOLTAGE 124%NOMINALOUTPUT 100%NOMINALOUTPUT 10900-046 LATCH-OFF CHxON 图47.过压闩锁保护 TIME LATCHOFFTHIS REGULATOR 10900-045 Rev.0|Page21of40 ADP5052 欠压闭锁(UVLO) 欠压闭锁电路监测ADP5052中各降压调节器的输入电压。
若有任何输入电压(PVINx引脚)低于3.78V(典型值)，相应的通道就会关断。
输入电压升到4.2V(典型值)以上后，启动软启动周期，并使能相应的通道(ENx引脚为高电平时)。
注意，通道1(PVIN1引脚)上的UVLO条件的优先级高于其他通道上的UVLO条件，这意味着，PVIN1电源必须在其他通道工作之前可用。
电源良好功能 ADP5052具有一个开漏电源良好输出(PWRGD引脚)，当所选降压调节器正常工作时，它变为高电平有效。
默认情况下，PWRGD引脚监测通道1的输出电压。
订购ADP5052时，可要求配置其他通道来控制PWRGD引脚(参见表19)。
PWRGD引脚上的逻辑高电平表示降压调节器的调节输出电压高于标称输出的90.5%(典型值)。
当降压调节器的调节输出电压低于标称输出的87.2%(典型值)且延迟时间大于约50µs时，PWRGD引脚为低电平。
PWRGD引脚的输出是内部PWRGx信号的逻辑和。
内部PWRGx信号必须为高电平且持续1ms的验证时间，PWRGD引脚才能变为高电平；如果一个PWRGx信号发生故障，则PWRGD引脚毫无延迟地变为低电平。
控制PWRGD引脚的通道(通道1至通道4)由工厂熔丝指定。
默认情况下，PWRGD设置监测通道1的输出。
热关断 ADP5052的结温超过150°C时，热关断电路会关闭除内部线性调节器以外的IC。
极端的结温可能由工作电流高、电路板设计欠佳或环境温度高等原因引起。
热关断有15°C的迟滞，因此片内温度必须低于135°
C，ADP5052才会从热关断中恢复。
器件退出热关断时，各使能通道开始软启动过程。
LDO调节器 ADP5052集成通用LDO调节器，具有低静态电流和低压差特性。
LDO调节器提供高达200mA的输出电流。
LDO调节器采用1.7V至5.5V的输入电压工作。
宽电源范围使得该调节器适合于LDO电源电压来自一个降压调节器的级联配置。
LDO输出电压通过外部电阻分压器设置(参见图48)。
1.7VTO5.5V PVIN5 C1 VOUT5 1µFLDORAC1µ2F FB5 RB EN5 10900-049 图48.200mALDO调节器 LDO调节器使用1μF小陶瓷输入和输出电容，可提供高电源抑制比(PSRR)、低输出噪声和出色的线路与负载瞬态响应。
Rev.0|Page22of40 应用信息 ADIsimPower设计工具 ADIsimPower™设计工具集支持ADP5052。
ADIsimPower是一个工具集合，可以根据特定设计目标产生完整的电源设计。
利用这些工具，用户只需几分钟就能生成完整原理图和物料清单并计算性能。
ADIsimPower可以考虑IC和所有真实外部元件的工作条件与限制，并针对成本、面积、效率和器件数量优化设计。
ADIsimPower工具可通过/ADIsimPower网站获得，用户可以通过该工具申请未填充的电路板。
可调输出电压编程 通过输出电压与FBx引脚之间的一个电阻分压器，可从外部设置ADP5052的输出电压。
为降低反馈偏置电流对输出电压精度的影响，应确保分压器的底部电阻不能太大，建议使用50kΩ以下的值。
输出电压设置的方程式为： VOUT=VREF×(1+(RTOP/RBOT))其中：VOUT为输出电压。
VREF为反馈基准电压：通道1至通道4为0.8V，通道5为0.5V。
RTOP为VOUT到FB之间的反馈电阻。
RBOT为FB到地之间的反馈电阻。
对于固定输出选项，无需电阻分压器。
如需其它固定输出电压，请联系当地的ADI公司办事处或代理商。
电压转换限制 对于给定的输入电压，由于最小导通时间和最小关断时间的原因，输出电压有上下限。
输入电压和开关频率给定时的最小输出电压受最短导通时间的限制。
通道1和通道2的最小导通时间为117ns(典型值)；通道3和通道4的最小导通时间为90ns(典型值)。
结温越高，则最小导通时间越长。
注意，在强制PWM模式下，当超过最小导通时间限值时，通道1和通道2可能会超过标称输出电压。
避免此问题需要精心选择开关频率。
ADP5052 在连续导通模式(CCM)下，给定输入电压和开关频率，则最小输出电压的计算公式如下： VOUT_MIN=VIN×tMIN_ON×fSW−(RDSON1−RDSON2)× IOUT_MIN×tMIN_ON×fSW−(RDSON2+RL)×IOUT_MIN
(1) 其中： VOUT_MIN为最小输出电压。
tMIN_ON为最小导通时间。
fSW为开关频率。
RDSON1为高端MOSFET的导通电阻。
RDSON2为低端MOSFET的导通电阻。
IOUT_MIN为最小输出电流。
RL为输出电感的电阻。
输入电压和开关频率给定时的最大输出电压受最短关断时间和最大占空比的限制。
注意，折频特性可通过降低开关频率来提高有效最大占空比，从而降低输入与输出电压之间的压差(参见“折频”部分)。
给定输入电压和开关频率，则最大输出电压的计算公式如下： VOUT_MAX=VIN×(1−tMIN_OFF×fSW)−(RDSON1−RDSON2)×IOUT_MAX×(1−tMIN_OFF×fSW)−(RDSON2+RL)×IOUT_MAX
(2) 其中： VOUT_MAX为最大输出电压。
tMIN_OFF为最小关断时间。
fSW为开关频率。
RDSON1为高端MOSFET的导通电阻。
RDSON2为低端MOSFET的导通电阻。
IOUT_MAX为最大输出电流。
RL为输出电感的电阻。
如公式1和公式2所示，降低开关频率可减少最小导通时间和关断时间的限制。
限流设置 ADP5052的通道1和通道2有三种可选的限流阈值。
确保选定的限流值大于电感的峰值电流IPEAK。
通道1和通道2的限流配置参见表
9。
Rev.0|Page23of40 ADP5052 软启动设置 ADP5052的降压调节器内置软启动电路，启动时输出电压以可控方式缓升，从而限制浪涌电流。
要将软启动时间设置为2ms、4ms或8ms的值，应在SS12或SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见“软启动”部分)。
电感选择 电感值取决于开关频率、输入电压、输出电压和电感纹波电流。
使用小电感值可产生较快的瞬态响应，但会因为电感纹波电流较大而降低效率。
使用大电感值则会实现较小的纹波电流和较高的效率，但会导致瞬态响应变慢。
因此，需要在瞬态响应和效率之间进行权衡。
原则上讲，电感纹波电流ΔIL通常设置为最大负载电流的30%到40%。
电感值计算公式如下： L=[(VIN−VOUT)×D]/(ΔIL×fSW) 其中：VIN为输入电压。
VOUT为输出电压。
D为占空比(D=VOUT/VIN)。
ΔIL为电感纹波电流。
fSW为开关频率。
ADP5052在电流环路中使用内部斜率补偿，以防止当占空比大于50%时产生次谐波振荡。
电感峰值电流可通过以下公式计算： IPEAK=IOUT+(ΔIL/2)电感的饱和电流必须大于峰值电感电流。
对于具有快速饱和特性的铁氧体磁芯电感，应确保电感饱和电流额定值大于降压调节器的限流阈值，以防止电感饱和。
电感的RMS电流可通过以下公式计算： IRMS= IOUT2+∆IL212 建议使用屏蔽铁氧体磁芯材料，以实现低铁损、低EMI。
表10列出了推荐电感。
表10.推荐电感 值 供应商产品型号 (µH) CoilcraftXFL4020-1021.0 XFL4020-2222.2 XFL4020-3323.3 XFL4020-4724.7 XAL4030-6826.8 XAL4040-10310 XAL6030-1021.0 XAL6030-2222.2 XAL6030-3323.3 XAL6060-4724.7 XAL6060-6826.8 TOKOFDV0530-1R01.0 FDV0530-2R22.2 FDV0530-3R33.3 FDV0530-4R74.7 ISATIRMSDCR尺寸(A)(A)(mΩ)(mm) 5.41110.84×
4 3.78.021.354×
4 2.95.234.84×
4 2.75.052.24×
4 3.63.967.44×
4 2.82.884 4×
4 23185.626×
6 15.91012.76×
6 12.28.019.926×
6 10.51114.46×
6 9.29.018.96×
6 11.29.19.46.2×5.8 7.17.017.36.2×5.8 5.55.329.66.2×5.8 4.64.246.66.2×5.8 输出电容选择 选择的输出电容会影响输出电压纹波和稳压器的环路动态特性。
例如，在输出端出现负载阶跃瞬态期间，当负载突然增加时，输出电容向负载供电，直到控制环路可以提高电感电流，此电流可造成输出电压欠冲。
可通过以下公式计算达到欠冲(压降)要求所需的输出电容： ()
C = KUV×∆ISTEP2×
L OUT_UV2×VIN−VOUT×∆VOUT_UV 其中： KUV为系数值(通常设置为2)。
ΔISTEP为负载阶跃。
ΔVOUT_UV为容许的输出电压欠冲。
再举一例说明输出电容对调节器环路动态特性的影响：从 输出端突然移除负载时，电感中存储的能量会涌入输出电 容，导致输出电压过冲。
可通过以下公式计算达到过冲要求所需的输出电容： (
)COUT_OV= KOV×∆ISTEP2×LVOUT+∆VOUT_OV2−VOUT2 其中： KOV为系数值(通常设置为2)。
ΔISTEP为负载阶跃。
ΔVOUT_OV为容许的输出电压过冲。
Rev.0|Page24of40 输出电压纹波由输出电容的ESR及其电容值决定。
使用以下公式选择能达到输出纹波要求的电容：
C = ∆IL OUT_RIPPLE8×fSW×∆VOUT_RIPPLE R=∆VOUT_RIPPLE ESR ∆IL 其中： ΔIL为电感纹波电流。
fSW为开关频率。
ΔVOUT_RIPPLE为容许的输出电压纹波。
RESR是该输出电容的等效串联电阻。
选择COUT_UV、COUT_OV和COUT_RIPPLE给定的最大输出电容，以同时满足负载瞬态和输出纹波要求。
所选输出电容的电压额定值必须大于输出电压。
输出电容的最小电流有效值额定值可通过以下公式确定： ICOUT_rms=∆1I2L 输入电容选择 输入去耦电容可衰减输入端的高频噪声，并充当储能库。
使用陶瓷电容并将其靠近PVINx引脚放置。
由输入电容、高端NFET和低端NFET组成的环路必须尽可能小。
输入电容的电压额定值必须大于最大输入电压。
确保输入电容的RMS电流额定值大于下式计算值： ICIN_rms=IOUT×D×(1−D) 其中，D为占空比(D=VOUT/VIN)。
低端功率器件选择 通道1和通道2集成了低端MOSFET驱动器，可用于驱动低端N沟道MOSFET(NFET)。
低端N沟道MOSFET的选择会影响降压调节器的性能。
选择的MOSFET必须满足以下要求： •漏源电压(VDS)必须高于1.2×VIN。
•漏极电流(ID)必须大于1.2×ILIMIT_MAX，其中ILIMIT_MAX为选 定的最大限流阈值。
•VGS=4.5V时，所选MOSFET可以完全导通。
•栅极电荷总量(Qg，VGS=4.5V)必须少于20nC。
较低的 Qg特性可提供较高的效率。
ADP5052 当高端MOSFET关断时，低端MOSFET提供电感电流。
对于低占空比应用而言，多数时候是低端MOSFET提供该电流。
要实现较高的效率，必须选择低导通电阻MOSFET。
低端MOSFET的功率导通损耗可通过以下公式计算： PFET_LOW=IOUT2×RDSON×(1−D)其中：RDSON为低端MOSFET的导通电阻。
D为占空比(D=VOUT/VIN)。
表11列出了各种限流设置的推荐双MOSFET。
应确保MOSFET能够处理功率损耗造成的散热问题。
表11.推荐的双MOSFET 供应商 产品型号 RDSONQg尺寸VDS(V)ID(A)(mΩ)(nC)(mm) IR IRFHM836330 10 20.46.73×
3 IRLHS627620 3.445 3.12×
2 FairchildFDMA102420 5.054 5.22×
2 FDMB390025 7.033 113×
2 FDMB380030 4.851
4 3×
2 FDC640120 3.070 3.33×
3 VishaySi7228DN30 23 25 4.13×
3 Si7232DN20 25 16.4123×
3 Si7904BDN20
6 30
9 3×
3 Si5906DU30
6 40
8 3×
2 Si5908DC20 5.940
5 3×
2 SiA906EDJ20 4.546 3.52×
2 AOS AON780430 22 26 7.53×
3 AON782620 22 26
6 3×
3 AO6800 30 3.470 4.73×
3 AON280020 4.547 4.12×
2 UVLO输入编程 精密使能输入可用于编程输入电压的UVLO阈值，如图38所示。
为降低内部1MΩ下拉电阻容差对输入电压精度的影响，应确保分压器的底部电阻不能太大，建议使用50kΩ以下的值。
精密导通阈值为0.8V。
可编程VIN启动电压的电阻分压器计算如下： VIN_STARTUP=(0.8nA+(0.8V/RBOT_EN))×(RTOP_EN+RBOT_EN)其中：RTOP_EN为VIN与EN之间的电阻。
RBOT_EN为EN引脚与地之间的电阻。
Rev.0|Page25of40 ADP5052 补偿器件设计 对于峰值电流模式控制架构，可将功率级简化为向输出电容和负载电阻供应电流的压控电流源。
该简化环路包括一个极点和输出电容ESR造成的零点。
控制到输出传递函数如下列公式所示： 1+ s V(s) 2×π× fz Gvd(s)=OUT=AVI×R× VCOMP(s) s 1+ 2×π×fp fz=12×π×RESR×COUT ()fp=1 2×π×R+RESR×COUT 其中： AVI=10A/V(通道1或通道2)、3.33A/V(通道3或通道4)。
R为负载电阻。
RESR是该输出电容的等效串联电阻。
COUT为输出电容。
ADP5052将跨导放大器用作误差放大器来补偿该系统。
图49显示了简化的峰值电流模式控制小信号电路。
VOUTRTOP RBOT – VCOMP + AVI gm + RCCCP– CC VOUT COUTR RESR 10900-054 图49.简化的峰值电流模式控制小信号电路 补偿器件RC和CC形成零点，RC和可选的CCP形成可选极点。
闭环传递公式如下所示： T(s)=RBOT×−gm× 1+RC×CC×s ×G(s)
V RBOT+RTOP CC+CCP s×1+ RC ×CC ×CCP ×s vd CC+CCP 以下准则说明对于陶瓷输出电容应用如何选择补偿器件RC、CC和CCP。
1.确定交叉频率(fC)。
通常情况下，fC介于fSW/12和fSW/6之间。
2.RC的计算公式如下： R=2×π×VOUT×COUT×fC
C 0.8V×gm×AVI
3.将补偿零点放置在域极(fP)处。
CC的计算公式如下： ()CC= R+RESR×COUTRC
4.CCP是可选的。
它可用于取消输出电容的ESR引起的零点。
CCP的计算公式如下： CCP= RESR×COUTRC 功耗 ADP5052的总功耗可简化为： PD=PBUCK1+PBUCK2+PBUCK3+PBUCK4+PLDO降压调节器功耗 各降压调节器的功耗(PLOSS)包括功率开关导通损耗(PCOND)、开关损耗(PSW)和转换损耗(PTRAN)。
还存在其它功耗源，但在涉及到散热限制的高输出负载电流应用中，这些损耗
一 般不太重要。
使用以下公式估算降压调节器的功耗： PLOSS=PCOND+PSW+PTRAN功率开关导通损耗(PCOND)功率开关导通损耗是由于输出电流流经具有内部导通电阻(RDSON)的高端和低端功率开关而造成的。
使用以下公式估算功率开关导通损耗： PCOND=(RDSON_HS×D+RDSON_LS×(1−D))×IOUT2 其中： RDSON_HS为高端MOSFET的导通电阻。
RDSON_LS为低端MOSFET的导通电阻。
D为占空比(D=VOUT/VIN)。
Rev.0|Page26of40 开关损耗(PSW)开关损耗与驱动器消耗的电流有关，驱动器以开关频率打开和关闭功率器件。
每次功率器件栅极打开或关闭时，驱动器就会将一定的电荷从输入电源传输到栅极，再从栅极传输到地。
使用以下公式估算开关损耗： PSW=(CGATE_HS+CGATE_LS)×VIN2×fSW其中：CGATE_HS为高端MOSFET的栅极电容。
CGATE_LS为低端MOSFET的栅极电容。
fSW为开关频率。
转换损耗(PTRAN)转换损耗是由于高端MOSFET无法即时接通或断开造成的。
在开关节点转换期间，MOSFET提供所有电感电流。
MOSFET的源漏电压为输入电压的一半，由此便产生功率损耗。
转换损耗随负载和输入电压的提高而提高，每个开关周期发生两次。
使用以下公式估算转换损耗： PTRAN=0.5×VIN×IOUT×(tR+tF)×fSW其中：tR为开关节点的上升时间。
tF为开关节点的下降时间。
热关断通道1和通道2仅在内部高端MOSFET导通时存储电感电流值，因此，ADP5052会消耗少量功率(以及少量输入均方根电流)，从而降低热限制。
不过，当通道1和通道2在最大负载、高环境温度、高占空比下工作时，输入均方根电流可能变得非常大，导致结温超出125°C的最大结温。
如果结温超过150°
C，调节器就会进入热关断状态，当结温低于135°C时才恢复工作。
ADP5052 LDO调节器功耗LDO调节器的功耗通过下式计算： PLDO=[(VIN−VOUT)×IOUT]+(VIN×IGND)其中：VIN和VOUT分别为LDO调节器的输入和输出电压。
IOUT为LDO调节器的负载电流。
IGND为LDO调节器的地电流。
在ADP5052中，地电流引起的功耗相当小，可忽略不计。
结温 芯片的结温为环境温度与功耗引起的封装内温升之和，如下式所示： TJ=TA+TR其中：TJ为结温。
TA为环境温度。
TR为功耗引起的封装温度升幅。
封装的温升与封装功耗成正比。
其比例常数就是芯片的结到环境温度之间的热阻，如下式所示： TR=θJA×PD其中：TR是封装的温度升幅。
θJA是从芯片结到封装环境温度的热阻(见表5)。
PD是封装内的功耗。
一个非常重要的考虑因素是热阻值基于4层4inch×3inch、2.5oz铜PCB(符合JEDEC标准)，而实际应用所用PCB的尺寸和层数可能不同。
必须尽可能多地使用铜，以利于器件散热。
暴露于空气中的铜的散热效果优于内层中使用的铜。
使用多个过孔将裸露焊盘连接到接地层。
Rev.0|Page27of40 ADP5052 设计示例 本部分通过一个例子说明通道1的设计步骤和所需的外部器件。
表12列出了该例的设计要求。
表12.通道1的设计要求示例 参数 技术规格 输入电压 VPVIN1=12V±5% 输出电压 VOUT1=1.2V 输出电流 IOUT1=4A 输出纹波 ∆VOUT1_RIPPLE=12mV(CCM模式) 负载瞬变 ±5%，20%至80%负载瞬变，1A/µs 虽然本例显示的是通道1的逐步设计程序，但该程序适用于所有其它降压调节器通道(通道2至通道4)。
设置开关频率 第一步是确定ADP5052设计的开关频率。
一般而言，开关频率越高，则所需的器件值越低，因而解决方案尺寸越小；开关频率越低，则开关损耗越低，因而转换效率越高。
将一个电阻连接在RT引脚与地之间，可将ADP5052的开关频率设置为250kHz到1.4MHz的值。
所选电阻允许用户在效率与解决方案尺寸之间权衡取舍，做出适当选择。
(更多信息参见“振荡器”部分。
)然而，必须通过检查最小导通时间和最小关断时间所施加的电压转换限制，来确定最高支持的开关频率(参见“电压转换限制”部分)。
本设计示例使用600kHz的开关频率来实现小尺寸解决方案和高转换效率的良好组合。
要将开关频率设置为600kHz，请使用以下公式来计算电阻值RRT： RRT(kΩ)=[14,822/fSW(kHz)]1.081因此，选择标准电阻RRT=31.6kΩ。
设置输出电压选择10kΩ底部电阻(RBOT)，然后通过以下公式计算顶部反馈电阻： RBOT=RTOP×(VREF/(VOUT−VREF))其中：VREF为0.8V(对于通道1)。
VOUT为输出电压。
要将输出电压设置为1.2V，应选择以下电阻值：RTOP=4.99kΩ，RBOT=10kΩ。
设置电流限值 对于4A输出工作电流而言，峰值限流典型值为6.44A。
本例选择RILIM1=22kΩ(见表9)。
更多信息参见“限流保护”部分。
选择电感 将峰峰值电感纹波电流ΔIL设置为最大输出电流的35%。
使用以下公式估算电感值： L=[(VIN−VOUT)×D]/(ΔIL×fSW)其中：VIN=12V。
VOUT=1.2V。
D为占空比(D=VOUT/VIN=0.1)。
ΔIL=35%×4A=1.4A。
fSW=600kHz。
由此得到L值为1.28µ
H。
最接近的标准电感值为1.5µH；因此，电感纹波电流ΔIL为1.2A。
电感峰值电流可通过以下公式计算： IPEAK=IOUT+(ΔIL/2)针对该电感计算的峰值电流为4.6A。
电感的RMS电流可通过以下公式计算： IRMS= IOUT2+∆IL212 该电感的RMS电流约为4.02A。
因此，需要一个最小RMS电流额定值为4.02A、最小饱和电流额定值为4.6A的电感。
然而，为防止电感在限流条件下达到饱和点，电感饱和电流宜高于最大峰值电流限值(典型值7.48A)，以实现可靠工作。
基于这些要求和建议，本设计选择DCR为13.5mΩ的TOKOFDV0530-1R5。
Rev.0|Page28of40 10900-161 选择输出电容 输出电容必须满足输出电压纹波和负载瞬态响应要求。
要满足输出电压纹波要求，可使用以下公式计算ESR和电容：
C = ∆IL OUT_RIPPLE8×fSW×∆VOUT_RIPPLE RESR= ∆VOUT_RIPPLE∆IL 计算的电容COUT_RIPPLE为20.8µ
F，计算的RESR为10mΩ。
要满足±5%的过冲和欠冲要求，可使用以下公式计算电容： ()
C = KUV×∆ISTEP2×
L OUT_UV2×VIN−VOUT×∆VOUT_UV ()COUT_OV= KOV×∆ISTEP2×LVOUT+∆VOUT_OV2−VOUT2 估算时，使用KOV=KUV=
2。
因此，COUT_OV=117μ
F，COUT_UV=13.3μ
F。
输出电容ESR应小于13.3mΩ，输出电容应大于117μ
F。
建议使用三个陶瓷电容(47µ
F、X5R、6.3V)，例如ESR为2mΩ的MurataGRM21BR60J476ME15。
选择低端MOSFET 对于高效率解决方案，必须选择低RDSONN沟道MOSFET。
MOSFET击穿电压(VDS)必须大于1.2×VIN，漏极电流必须大于1.2×
I。
LIMIT_MAX 通道1和通道2建议使用20V、双N沟道MOSFET，例如VishaySi7232DN。
驱动器电压为4.5V时，Si7232DN的RDSON为16.4mΩ，栅极电荷总量为12nC。
设计补偿网络 为了获得更好的负载瞬态响应和稳定性能，应将交叉频率 fC设置为fSW/10。
本例中，fSW设置为600kHz；因此，将fC设置为60kHz。
对于1.2V输出轨，47µF陶瓷输出电容值降至40µ
F。
RC=2×π×1.2V×3×40µF×60kHz=14.4kΩ0.8V×470µS×10A/V ()CC=0.3Ω+0.001Ω×3×40µF=2.51nF14.4kΩ CCP=0.001Ω×3×40µF=8.3pF14.4kΩ ADP5052 选择标准器件：RC=15kΩ，CC=2.7nF。
CCP是可选的。
图50显示了1.2V输出轨的波特图。
交叉频率为62kHz，相位裕量为58°。
图51显示负载瞬态响应波形。
PHASE(Degrees) MAGNITUDE(dB) 100 120 80 90 60 60 40 30 20
0 0 –30 –20 –60 –40 –90 –60 –120 –80CROSSFREQUENCY:62kHz –100PHASEMARGIN:58° 1k 10k 100k FREQUENCY(Hz) –150 –1801M 图50.1.2V输出的波特图 VOUT
1 IOUT
4 10900-162 CH150.0mVBW M200µs CH42.00AΩBW ACH42.32A 图51.1.2V输出的0.8A至3.2A负载瞬态响应 选择软启动时间 软启动特性允许输出电压以受控方式缓慢提高，从而避免 软启动期间出现输出电压过冲现象，同时限制浪涌电流。
SS12引脚可用来设置2ms、4ms或8ms的软启动时间，并且也可用来配置通道1和通道2的并行操作。
更多信息参见“软启动”部分和表
8。
选择输入电容 输入电容应选择最小值为10µF的陶瓷电容，并且靠近PVIN1引脚放置。
本例中，建议使用一个10µ
F、X5R、25V陶瓷电容。
Rev.0|Page29of40 ADP5052 推荐外部器件 表13列出了ADP5052通道1和通道2针对4A应用的推荐外部器件。
表14列出了通道3和通道4针对1.2A应用的推荐外部器件。
表13.通道1和通道2针对4A典型应用的推荐外部器件(±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW(kHz)300 IOUT(A)
4 600
4 1000
4 VIN(V)12(或5)12(或5)12(或5)12(或5)12(或5)1212(或5)12(或5)12(或5)12(或5)12(或5)125512(或5)12(或5)12(或5)12 VOUT(V)1.21.51.82.53.35.01.21.51.82.53.35.01.21.51.82.53.35.0 L(µH)3.33.33.34.76.86.81.51.52.22.23.33.31.01.01.01.51.52.2 11100µF电容：MurataGRM31CR60J107ME39(6.3V、X5R、1206)。
247µF电容：MurataGRM21BR60J476ME15(6.3V、X5R、0805)。
347µF电容：MurataGRM31CR61A476ME15(10V、X5R、1206)。
COUT(µF)2×10012×10013×4723×4723×4724732×4722×4722×4722×4722×4724732×4722×472472472472473 RTOP(kΩ)4.998.8712.721.531.652.34.998.8712.721.531.652.34.998.8712.721.531.652.3 RBOT(kΩ)1010.210.210.210.2101010.210.210.210.2101010.210.210.210.210 RC(kΩ)10106.8110104.7101010101510151510101015 CC(pF)470047004700470047004700270027002700270027002700150015001500150015001500 DualFETSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DNSi7232DN 表14.通道3和通道4针对1.2A典型应用的推荐外部器件(±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW(kHz)300 IOUT(A)1.2 600 1.2 1000 1.2 VIN(V)12(或5)12(或5)12(或5)12(或5)12(或5)1212(或5)12(或5)12(或5)12(或5)12(或5)12512(或5)12(或5)12(或5)12(或5)12 VOUT(V)1.21.51.82.53.35.01.21.51.82.53.35.01.21.51.82.53.35.0 L(µH)1010151522224.76.86.81010102.23.34.74.76.86.8 122µF电容：MurataGRM188R60J226MEA0(6.3V、X5R、0603)。
222µF电容：MurataGRM219R61A226MEA0(10V、X5R、0805)。
COUT(µF)2×2212×2212×2212×2212×221222221221221221221222221221221221221222 RTOP(kΩ)4.998.8712.721.531.652.34.998.8712.721.531.652.34.998.8712.721.531.652.3 RBOT(kΩ)1010.210.210.210.2101010.210.210.210.2101010.210.210.210.210 RC(kΩ)6.816.816.816.816.816.816.816.816.816.816.816.81101010101015 CC(pF)470047004700470047004700270027002700270027002700180018001800180018001800 Rev.0|Page30of40 电路板布局建议 要使ADP5052获得最佳性能，良好的线路板布局至关重要(见图53)。
不良的布局会影响器件的调节和稳定性以及电磁干扰(EMI)和电磁兼容(EMC)性能。
良好的PCB布局应参照以下原则： •将输入电容、电感、MOSFET、输出电容和自举电容靠近IC放置。
•使用短而粗的走线将输入电容连接到PVINx引脚，并使用专用电源地连接输入和输出电容地，使连接长度最小。
•需要时，使用多个高电流过孔将PVINx、PGNDx和SWx连接到其他电源层。
•使用短而粗的走线将电感连接到SWx引脚和输出电容。
•确保高电流环路的走线尽可能短而宽。
图52显示高电流 路径。
•最大限度增加裸露焊盘的接地金属量，并在器件侧使用 尽可能多的过孔以加强散热。
ADP5052 •地层通过多个过孔连接到器件侧的地上，以进一步减少敏感电路节点上的噪声干扰。
•去耦电容应靠近VREG和VDD引脚。
•频率设置电阻应靠近RT引脚。
•分开电阻分压器应靠近FBx引脚。
此外，应使FBx走线 远离高电流走线和开关节点，以避免噪声影响。
•在板面积受限的情况下，采用0402或0603尺寸的电阻和 电容可实现最小尺寸解决方案。
VINPVINxBSTx SWx ADP5052 DLx ENx FBx GND VOUT 10900-055 图52.带高电流走线(显示为蓝色)的典型电路 10900-163 图53.ADP5052典型PCB布局布线Rev.0|Page31of40 ADP5052 典型应用电路 C11.0µF 12V VREG VDDC01.0µ
F PVIN1 C210µ
F COMP1 2.7nF 6.81kΩEN1 VREGSS12 PVIN2 C510µ
F COMP2 2.7nF 6.81kΩEN2 PWRGD C810µF 2.7nF PVIN3 COMP36.81kΩ EN3 VREGSS34 PVIN4 C1110µ
F COMP4 2.7nF 6.81kΩEN4 EN5 ADP5052 IN1T00VmRAEGOSCILLATOR CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) 5VREG VREGSYNC/MODE RT FB1BST1SW1 31.6kΩ C30.1µ
F DL1 Q1 PGND L12.2µ
H SiA906EDJ(46mΩ) VOUT1 C447µ
F DL2 SW2BST2FB2 Q2 C60.1µ
F L24.7µ
H VOUT2 C747µ
F CHANNEL3BUCKREGULATOR (1.2A) CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR EXPOSEDPAD BST3SW3 C90.1µ
F FB3 PGND3 BST4 SW4FB4 C120.1µ
F PGND4PVIN5VOUT5FB5 L34.7µ
H VOUT3 C1022µ
F L410µ
H VOUT4 C1322µ
F 47kΩ10kΩ VOUT5 C151µ
F 1.2V/2A VCORE VDDIO PROCESSOR 3.3V/2.5AI/O 1.5V/1.2A DDRTERM.LDO DDRMEMORY 4.5V/1.2A RFPA C141µF 2.85V/100mA RFTRANSCEIVER 图54.典型毫微微蜂窝应用，600kHz开关频率，固定输出型号 10900-056 Rev.0|Page32of40 C11.0µF 12V VREG VDDC01.0µ
F PVIN1 C210µFCOMP12.7nF10kΩ EN1 VREGSS12 PVIN2 C510µ
F COMP2 2.7nF 10kΩEN2 PWRGD PVIN3 C810µFCOMP3 2.7nF 6.81kΩEN3 VREGSS34 PVIN4 C1110µ
F COMP4 2.7nF 6.81kΩEN4 EN5 ADP5052 IN1T00VmRAEGOSCILLATOR CHANNEL1BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL2BUCKREGULATOR (1.2A/2.5A/4A) 5VREG CHANNEL3BUCKREGULATOR (1.2A) VREGSYNC/MODE RT31.6kΩ FB110kΩ BST1SW1 C30.1µ
F DL1PGNDDL2 Q122kΩ22kΩ 4.99kΩ L11.5µ
H VOUT1 C447µ
F Si7232DN(16.4m) SW2 BST2FB2 Q2L2 C60.1µ
F 2.2µH21.5kΩ 10.2kΩ BST3SW3FB3 C90.1µ
F L3 6.8µH8.87kΩ PGND3 10.2kΩ VOUT2C747µ
F VOUT3C1022µ
F CHANNEL4BUCKREGULATOR (1.2A) CHANNEL5200mALDOREGULATOR BST4 SW4FB4 C120.1µ
F L4 10µH31.6kΩ PGND4 10.2kΩ PVIN5 VOUT5FB5 14kΩ 10kΩ VOUT4C1322µ
F VOUT5C151µ
F EXPOSEDPAD 1.2V/4AC1647µF 2.5V/4AC1747µF 1.5V/1.2ADDR TERM.LDO 3.3V/1.2A C141µF 1.2V/100mA ADP5052 VCORE FPGAAUXILIARYVOLTAGEI/OBANK0I/OBANK1I/OBANK2 I/OBANK3MGTsDDR MEMORY FLASHMEMORY 10900-057 图55.典型FPGA应用，600kHz开关频率，可调输出型号 Rev.0|Page33
声明：
该资讯来自于互联网网友发布，如有侵犯您的权益请联系我们。