RGMII支持的千兆以太网收发器
特性
•单芯片10/100/1000Mbps以太网收发器，适用于IEEE802.3应用
•RGMII时序支持符合RGMII版本2.0规范的片上延时，具有外部延时编程选项，并可对TX和RX时序路径进行调整和修正
•具有3.3V/2.5V/1.8V容差I/O的RGMII•能够自动选择最高链路建立速率（10/100/1000
Mbps）和双工（半/全）的自动协商功能•用于差分对的片上端接电阻•可在单3.3V电源下工作的片上LDO控制器—只
需要一个外部FET来为内核产生1.2V电压•支持高达16KB的巨型帧•125MHz参考时钟输出•用于在电缆断开连接时降低功耗的能量检测掉电
模式
•支持局域网唤醒（WOL），并具备强大的自定义数据包检测功能
•经AEC-Q100认定满足汽车应用要求（KSZ9031RNXUA，KSZ9031RNXVA）
•适用于链路、活动和速率的可编程LED输出•基线漂移修正•LinkMD基于TDR的电缆诊断，可用于识别有故障
的铜缆布线
•支持参数化NAND树，可用于检测芯片I/O与电路板之间的故障
•可用于诊断目的的环回模式•自动MDI/MDI-X交叉，可在任意工作速率下检测和
修正对交换
•自动检测和修正对交换、对偏斜和对极性•用于PHY寄存器配置的MDC/MDIO管理接口•中断引脚选项•掉电和省电模式
•工作电压-内核（DVDDL、AVDDL和AVDDL_PLL）：1.2V（外部FET或稳压器）-VDDI/O（DVDDH）：3.3V、2.5V或1.8V-收发器（AVDDH）：3.3V或2.5V（商业级温度范围）
•48引脚QFN（7mm×7mm）封装
目标应用
•激光/网络打印机•网络附加存储（NetworkAttachedStorage，NAS）•网络服务器•板载千兆局域网（GigabitLANonMotherboard，
GLOM）•宽带网关•千兆SOHO/SMB路由器•IPTV•IP机顶盒•游戏主机•三重播放（数据、语音和视频）媒体中心•媒体转换器
2016MicrochipTechnologyInc.
DS00002117C_CN第1页
KSZ9031RNX
致客户
我们旨在提供最佳文档供客户正确使用Microchip产品。
为此，我们将不断改进出版物的内容和质量，使之更好地满足您的需求。
出版物的质量将随新文档及更新版本的推出而得到提升。
如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司TRC经理，电子邮件地址为CTRC@。
我们期待您的反馈。
最新数据手册 欲获得本数据手册的最新版本，请访问我公司网站： 查看数据手册中任意一页下边角处的文献编号即可确定其版本。
文献编号中紧跟数字串后的字母是版本号，例如：DS30000000A_CN是文档的A版本。
勘误表 现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。
一旦我们了解到器件/文档存在某些差异时，就会发布勘误表。
勘误表上将注明其所适用的硅片版本和文件版本。
欲了解某一器件是否存在勘误表，请通过以下方式之一查询：•Microchip网站•当地Microchip销售办事处（见最后一页）在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。
客户通知系统 欲及时获知Microchip产品的最新信息，请到我公司网站上注册。
DS00002117C_CN第2页 2016MicrochipTechnologyInc. KSZ9031RNX 目录 1.0简介
KSZ9031RNX提供了简化的千兆位介质独立接口（ReducedGigabitMediaIndependentInterface，RGMII），可直接连接到千兆以太网处理器和交换机中的RGMIIMAC，实现10/100/1000Mbps的数据传输。
KSZ9031RNX为四个差分对使用了片上端接电阻，并通过集成LDO控制器来驱动低成本MOSFET提供1.2V内核电压，从而降低了电路板成本并简化了电路板布线。
KSZ9031RNX提供了诊断功能，以便于在生产测试和产品部署期间启动和调试系统。
本产品支持参数化NAND树，可方便地检测KSZ9031I/O与电路板之间是否存在故障。
LinkMD®基于TDR的电缆诊断功能可识别有故障的铜缆布线。
远程和本地环回功能可验证模拟和数字数据路径。
标准的KSZ9031RNX采用48引脚无脚QFN封装；经AEC-Q100认定满足汽车应用要求的部件KSZ9031RNXUA和KSZ9031RNXVA采用48引脚无脚WQFN封装。
图1-1： 系统框图 ON-CHIPTERMINATIONRESISTORS MAGNETICS 10/100/1000MbpsRGMII ETHERNETMAC RGMII MDC/MDIOMANAGEMENT KSZ9031RNX (SYSTEMPOWERCIRCUIT) PME_
N VIN3.3VA LDOCONTROLLER VOUT1.2V(FORCOREVOLTAGES) RJ-45CONNECTOR MEDIATYPES10Base-T100Base-TX1000Base-
T DS00002117C_CN第4页 2016MicrochipTechnologyInc. 2.0引脚说明和配置 图2-1： 48-QFN引脚分配（俯视图） KSZ9031RNX ISETNCXIXOAVDDL_PLLLDO_ORESET_NCLK125_NDO/LED_MODEDVDDHDVDDLINT_N/PME_N2MDIO 484746454443424140393837 AVDDH1TXRXP_A2TXRXM_A3 AVDDL4TXRXP_B5TXRXM_B6TXRXP_C7TXRXM_C8 AVDDL9TXRXP_D10TXRXM_D11 AVDDH12 KSZ9031RNX PADDLEGROUND(ONBOTTOMOFCHIP) 36MDC35RPHX_YCALDK2/34DVDDH RX_DV/33CLK125_EN RXD0/32MODE0 RXD1/31MODE130DVDDL 29VSS 28RXD2/MODE2 27RXD3/MODE3 26DVDDL 25TX_EN 131415161718192021222324 NCDVDDLLED2/PHYAD1DVDDHLED1/PME_N1/PHYAD0DVDDL TXD0TXD1TXD2TXD3DVDDLGTX_CLK 2016MicrochipTechnologyInc. DS00002117C_CN第5页 KSZ9031RNX 表2-1：信号—KSZ9031RNX 引脚编号 引脚名称 类型 说明 注2-
1 1 AVDDH P3.3V/2.5V（只适用于商业级温度范围）模拟VDD 介质相关接口[0]，差分对的正信号 1000BASE-T模式：
2 TXRXP_
A I/OTXRXP_A分别对应于MDI配置的BI_DA+和MDI-X配置的BI_DB+。
10BASE-T/100BASE-TX模式： TXRXP_A分别是MDI配置的正发送信号（TX+）和MDI-X配置的正接收信 号（RX+）。
介质相关接口[0]，差分对的负信号 1000BASE-T模式：
3 TXRXM_
A I/OTXRXM_A分别对应于MDI配置的BI_DA–和MDI-X配置的BI_DB–。
10BASE-T/100BASE-TX模式： TXRXM_A分别是MDI配置的负发送信号（TX–）和MDI-X配置的负接收信 号（RX–）。
4 AVDDL
P 1.2V模拟VDD 介质相关接口[1]，差分对的正信号 1000BASE-T模式：
5 TXRXP_
B I/OTXRXP_B分别对应于MDI配置的BI_DB+和MDI-X配置的BI_DA+。
10BASE-T/100BASE-TX模式： TXRXP_B分别是MDI配置的正接收信号（RX+）和MDI-X配置的正发送信 号（TX+）。
介质相关接口[1]，差分对的负信号 1000BASE-T模式：
6 TXRXM_
B I/OTXRXM_B分别对应于MDI配置的BI_DB–和MDI-X配置的BI_DA–。
10BASE-T/100BASE-TX模式： TXRXM_B分别是MDI配置的负接收信号（RX–）和MDI-X配置的负发送信 号（TX–）。
介质相关接口[2]，差分对的正信号 1000BASE-T模式：
7 TXRXP_
C I/OTXRXP_C分别对应于MDI配置的BI_DC+和MDI-X配置的BI_DD+。
10BASE-T/100BASE-TX模式： TXRXP_C未使用。
介质相关接口[2]，差分对的负信号 1000BASE-T模式：
8 TXRXM_
C I/OTXRXM_C分别对应于MDI配置的BI_DC–和MDI-X配置的BI_DD–。
10BASE-T/100BASE-TX模式： TXRXM_C未使用。
9 AVDDL
P 1.2V模拟VDD DS00002117C_CN第6页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 介质相关接口[3]，差分对的正信号 1000BASE-T模式： 10 TXRXP_
D I/OTXRXP_D分别对应于MDI配置的BI_DD+和MDI-X配置的BI_DC+。
10BASE-T/100BASE-TX模式： TXRXP_D未使用。
介质相关接口[3]，差分对的负信号 1000BASE-T模式： 11 TXRXM_
D I/OTXRXM_D分别对应于MDI配置的BI_DD–和MDI-X配置的BI_DC–。
10BASE-T/100BASE-TX模式： TXRXM_D未使用。
12 AVDDH P3.3V/2.5V（只适用于商业级温度范围）模拟VDD 13 NC —未连接。
该引脚未连接，可连接到数字地，以实现与KSZ9021RN千兆PHY 的占用空间兼容性。
14 DVDDL
P 1.2V数字VDD 2016MicrochipTechnologyInc. DS00002117C_CN第7页 KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 LED输出：可编程LED2输出配置模式：在上电/复位期间，上拉/下拉值被锁存为PHYAD[1]。
详细信息，请参见配置选项—KSZ9031RNX部分。
LED2引脚通过LED_MODE配置选项（引脚41）编程，定义如下：单LED模式 链路 引脚状态 LED定义 链路关闭
H 关闭 链路开启（任意速率）
L 开启 三色双LED模式 链路/活动 引脚状态 LED2 LED1 LED定义 LED2 LED1 15 LED2/ I/O链路关闭 PHYAD1
H H 关闭 关闭 1000链路/无活动
L H 开启 关闭 1000链路/活动（RX，TX） 切换
H 闪烁 关闭 100链路/无活动
H L 关闭 开启 100链路/活动（RX，TX）
H 切换 关闭 闪烁 10链路/无活动
L L 开启 开启 10链路/活动（RX，TX） 切换 切换 闪烁 闪烁 对于三色双LED模式，LED2与LED1（引脚17）一起指示10Mbps链路和活动。
16 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O DS00002117C_CN第8页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 LED1输出：可编程LED1输出配置模式：在上电/复位期间，该引脚上的电压被采样和锁存，以确定PHYAD[0]的值。
详细信息，请参见配置选项—KSZ9031RNX部分。
PME_N输出：可编程PME_N输出（引脚选项1）。
为使该引脚正常工作，需要为DVDDH（数字VDD_I/O）提供1.0kΩ至4.7kΩ范围的外部上拉电阻。
当置为低电平时，该引脚发出发生WOL事件的信号。
该引脚并非所有工作模式的漏极开路。
LED1引脚通过LED_MODE配置选项（引脚41）编程，定义如下： 单LED模式 活动 引脚状态 LED定义 无活动
H 关闭 活动（RX，TX）三色双LED模式 LED1/ 17 PHYAD0/ I/O链路/活动 PME_N1 链路关闭 切换 闪烁 引脚状态 LED2 LED1
H H LED定义 LED2 LED1 关闭 关闭 1000链路/无活动
L H 开启 关闭 1000链路/活动（RX，TX） 切换
H 闪烁 关闭 100链路/无活动
H L 关闭 开启 100链路/活动（RX，TX）
H 切换 关闭 闪烁 10链路/无活动
L L 开启 开启 10链路/活动（RX，TX） 切换 切换 闪烁 闪烁 对于三色双LED模式，LED1与LED2（引脚15）一起指示10Mbps链路和活动。
18 DVDDL
P 1.2V数字VDD 19 TXD0
I RGMII模式：RGMIITD0（发送数据0）输入 20 TXD1
I RGMII模式：RGMIITD1（发送数据1）输入 21 TXD2
I RGMII模式：RGMIITD2（发送数据2）输入 22 TXD3
I RGMII模式：RGMIITD3（发送数据3）输入 23 DVDDL
P 1.2V数字VDD 24 GTX_CLK
I RGMII模式：RGMIITXC（发送参考时钟）输入 2016MicrochipTechnologyInc. DS00002117C_CN第9页 KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 25 TX_EN
I RGMII模式：RGMIITX_CTL（发送控制）输入 26 DVDDL
P 1.2V数字VDD RXD3/ RGMII模式：RGMIIRD3（接收数据3）输出 27 MODE3 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE3。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RXD2/ RGMII模式：RGMIIRD2（接收数据2）输出 28 MODE2 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE2。
详细信息， 请参见配置选项—KSZ9031RNX部分。
29 VSS GND数字地 30 DVDDL
P 1.2V数字VDD RXD1/ RGMII模式：RGMIIRD1（接收数据1）输出 31 MODE1 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE1。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RXD0/ RGMII模式：RGMIIRD0（接收数据0）输出 32 MODE0 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE0。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RX_DV/ RGMII模式：RGMIIRX_CTL（接收控制）输出 33 CLK125_ENI/O配置模式：上电/复位期间锁存为CLK125_NDO输出使能。
详细信息，请参 见配置选项—KSZ9031RNX部分。
34 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O RX_CLK/ RGMII模式：RGMIIRXC（接收参考时钟）输出 35 PHYAD2 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为PHYAD[2]。
详细信息， 请参见配置选项—KSZ9031RNX部分。
36 MDC Ipu管理数据时钟输入 该引脚是MDIO（引脚37）的输入参考时钟。
管理数据输入/输出 37 MDIO Ipu/O该引脚与MDC（引脚36）同步，需要为DVDDH（数字VDD_I/O）提供1.0kΩ 至4.7kΩ范围的外部上拉电阻。
中断输出：可编程中断输出，使用寄存器1Bh作为中断控制/状态寄存器时， 可用于编程中断条件和读取中断状态。
寄存器1FhBit[14]将中断输出设置为 低电平有效（默认）或高电平有效。
38 INT_N/ OPME_N输出：可编程PME_N输出（引脚选项2）。
当置为低电平时，该引 PME_N2 脚发出发生WOL事件的信号。
对于中断（低电平有效）和PME功能，该引脚需要为DVDDH（数字VDD_I/O）提供1.0kΩ至4.7kΩ范围的外部上拉电阻。
该引脚并非所有工作模式的漏极开路。
39 DVDDL
P 1.2V数字VDD 40 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O DS00002117C_CN第10页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 125MHz时钟输出 41 CLK125_NDO/I/O该引脚提供125MHz参考时钟输出选项供MAC使用。
LED_MODE 配置模式：在上电/复位期间，上拉/下拉值被锁存为LED_MODE。
详细信 息，请参见配置选项—KSZ9031RNX部分。
芯片复位（低电平有效） 42 RESET_
N Ipu在RESET_N取消置位（上升沿）时，配置硬件引脚配置。
详细信息，请参 见配置选项—KSZ9031RNX部分。
片上1.2VLDO控制器输出 43 LDO_
O O该引脚驱动P沟道MOSFET输入栅极，为芯片生成1.2V的核心电压。
如果 系统提供1.2V电压且该引脚未使用，则可以悬空。
44 AVDDL_PLL P用于PLL的1.2V模拟VDD 45 XO O25MHz晶振反馈 如果使用振荡器或外部时钟源，则该引脚无连接。
46 XI
I 晶振/振荡器/外部时钟输入 25MHz±50ppm容差 未连接 47 NC —该引脚未连接，可连接到AVDDH电源，以实现与KSZ9021RN千兆PHY的 占用空间兼容性。
48ISETI/O设在置该发引送脚输上出连电接平一个接地的12.1kΩ1%电阻。
焊盘注2-
1 P_GND GND 芯片底部的裸露焊盘将P_GND连接到地。
P=电源GND=地I=输入O=输出I/O=双向Ipu=带内部上拉的输入（值见6.0节，“电气特性”）。
Ipu/O=上电/复位期间带内部上拉（值见6.0节，“电气特性”）的输入；否则为输出引脚。
2016MicrochipTechnologyInc. DS00002117C_CN第11页 KSZ9031RNX 引脚配置在上电或复位期间锁存。
在某些系统中，MAC接收输入引脚可能在上电或复位期间被驱动，并因此导致RGMII信号上的PHY配置引脚被锁存到不正确的配置。
在这种情况下，应在PHY配置引脚上添加外部上拉或下拉电阻，以确保将PHY配置为正确的引脚配置模式。
表2-2：配置选项—KSZ9031RNX 引脚编号 引脚名称 类型 说明 注2-
2 PHY地址PHYAD[2:0]在上电/复位时被采样和锁存，并可配置为
0 35 PHYAD2 I/O 到7之间的任何值。
每个PHY地址位的配置如下： 15 PHYAD1 I/O 上拉=
1 17 PHYAD0 I/O 下拉=
0 PHY地址的Bit[4:3]始终设置为“00”。
MODE[3:0]配置引脚在上电/复位时被采样和锁存，定义如下： MODE[3:0]模式 0000 保留—未使用 0001 保留—未使用 0010 保留—未使用 0011 保留—未使用 0100 NAND树模式 0101 保留—未使用 27 MODE3 I/O 0110 保留—未使用 28 MODE2 I/O 0111 芯片掉电模式 31 MODE1 I/O 32 MODE0 I/O 1000 保留—未使用 1001 保留—未使用 1010 保留—未使用 1011 保留—未使用 1100 RGMII模式—只通告1000BASE-T全双工 1101 RGMII模式—只通告1000BASE-T全双工和半双工 1110 RGMII模式—通告除1000BASE-T半双工以外的所有能力（10/100/1000速率半/全双工） 1111 RGMII模式—通告所有能力（10/100/1000速率半/全双工） CLK125_EN在上电/复位时被采样和锁存，定义如下： 上拉
（1）=使能125MHz时钟输出 33 CLK125_EN I/O 下拉
（0）=禁止125MHz时钟输出 引脚41（CLK125_NDO）提供125MHz参考时钟输出选项供MAC 使用。
LED_MODE在上电/复位时被采样和锁存，定义如下： 41 LED_MODE I/O 上拉
（1）=单LED模式 下拉
（0）=三色双LED模式 注2-2I/O=双向。
DS00002117C_CN第12页 2016MicrochipTechnologyInc. KSZ9031RNX 3.0功能描述 KSZ9031RNX是一种完全集成的三速（10BASE-T/100BASE-TX/1000BASE-T）以太网物理层收发器解决方案，用于通过标准CAT-5非屏蔽双绞线（UTP）电缆发送和接收数据。
KSZ9031RNX为四个差分对使用了片上端接电阻，并通过集成LDO控制器来驱动低成本MOSFET提供1.2V内核电压，从而降低了电路板成本并简化了电路板布线。
在铜介质接口上，KSZ9031RNX能够自动检测并修正差分对错位和极性反转，同时修正四个差分对之间的传播延时和重新同步时序，如IEEE802.3标准中针对1000BASE-T操作所做的规定。
KSZ9031RNX提供了RGMII接口，可连接到千兆以太网处理器和交换机中的RGMIIMAC，实现10/100/1000Mbps的数据传输。
图3-1显示了KSZ9031RNX的高阶框图。
图3-1： KSZ9031RNX框图 MEDIAINTERFACE PMATX10/100/1000 PMARX1000 PMARX100 CLOCKRESET CONFIGURATIONS PCS1000PCS100 RGMIIINTERFACE PMARX10 PCS10 AUTONEGOTIATION LEDDRIVERS 3.110BASE-T/100BASE-TX收发器 3.1.1100BASE-TX发送 100BASE-TX发送功能执行并行到串行转换、4B/5B编码、加扰、NRZ到NRZI转换及MLT-3编码和发送。
该电路从并行到串行转换开始，该转换将来自MAC的MII数据转换为125MHz串行比特流。
然后将数据和控制流转换成4B/5B编码，后跟加扰器。
串行化数据进一步从NRZ转换为NRZI格式，然后在MLT-3电流输出中发送。
输出电流由1:1变压比的外部12.1kΩ1%电阻设置。
输出信号具有4ns的典型上升/下降时间，符合关于幅度平衡和过冲的ANSITP-PMD标准。
波形10BASE-T输出也并入100BASE-TX发射器。
3.1.2100BASE-TX接收 100BASE-TX接收功能执行自适应均衡、直流恢复、MLT-3到NRZI转换、数据和时钟恢复、NRZI到NRZ转换、解扰、4B/5B译码及串行到并行转换。
接收侧从均衡滤波器开始，以补偿双绞线电缆上的符号间干扰（inter-symbolinterference，ISI）。
由于幅度损耗和相位失真是电缆长度的函数，均衡器必须调整其特性以优化性能。
在该设计中，可变均衡器基于输入信号强度与某些已知电缆特性的比较进行初始估计，然后调谐自身进行优化。
这是一个持续的过程，并将针对环境变化（如温度变化）进行自我调整。
2016MicrochipTechnologyInc. DS00002117C_CN第13页 KSZ9031RNX 接下来，均衡后的信号通过直流恢复和数据转换块。
直流恢复电路补偿基线漂移的影响，并提升动态范围。
差分数据转换电路将MLT-3格式转换回NRZI。
限幅阈值也是自适应的。
时钟恢复电路从NRZI信号边沿提取125MHz时钟。
然后，该恢复时钟用于将NRZI信号转换为NRZ格式。
信号通过解扰器发送，后跟4B/5B译码器。
最后，NRZ串行数据被转换为RGMII格式，并作为输入数据提供给MAC。
3.1.3加扰器/解扰器（仅限100BASE-TX）加扰器的用途是扩展信号功率谱以减少电磁干扰（icinterference，EMI）和基线漂移。
发送的数据使用11位宽线性反馈移位寄存器（linearfeedbackshiftregister，LFSR）进行加扰。
加扰器产生2047比特的非重复序列，然后接收器使用与发射器相同的序列对输入数据流进行解扰。
3.1.410BASE-T发送10BASE-T输出驱动器集成在100BASE-TX驱动器中，以允许使用相同的磁性传输。
驱动器执行内部波形整形和预加重，并在标准10BASE-T模式下输出峰值为2.5V的典型幅度信号，在10BASE-Te节能模式下输出峰值为1.75V的典型幅度信号。
10BASE-T/10BASE-Te信号具有谐波含量，当由全1曼彻斯特编码信号驱动时，其谐波含量比基频至少低31dB。
3.1.510BASE-T接收接收侧使用了输入缓冲器和电平检测静噪电路。
差分输入接收器电路和锁相环（phase-lockedloop，PLL）执行译码功能。
曼彻斯特编码的数据流被分成时钟信号和NRZ数据。
静噪电路抑制电平低于300mV或具有短脉冲宽度的信号，以防止接收输入处的噪声错误地触发译码器。
当输入超过静噪限制时，PLL锁定到输入信号，KSZ9031RNX译码数据帧。
接收器时钟在接收数据帧之间的空闲时段保持活动状态。
KSZ9031RNX删除所有7个字节的前导码，并从SFD（帧起始定界符）开始向MAC显示接收的帧。
针对接收差分对提供了自动极性修正功能，以自动交换和修复布线中错误的+/-极性布线。
3.21000BASE-T收发器 1000BASE-T收发器基于混合信号/数字信号处理（Digital-SignalProcessing，DSP）架构，包括模拟前端、数字通道均衡器、网格编码器/译码器、回波消除器、串扰消除器、精密时钟恢复方案和节能的线路驱动器。
图3-2显示了用于四个差分对之一的1000BASE-T收发器的单个通道的高阶框图。
DS00002117C_CN第14页 2016MicrochipTechnologyInc. KSZ9031RNX 图3-2： KSZ9031RNX1000BASE-T框图—单通道 XTAL CLOCKGENERATION TXSIGNAL TRANSMITBLOCK ANALOGHYBRID BASELINEWANDERCOMPENSATION AGC RXSIGNAL ECHOCANCELLER RX- ADC + OTHERCHANNELS NEXTNECXATNCCaEnLcLeElleRrNEXTCanceller SIDE-STREAMSCRAMBLER ANDSYMBOLENCODER PCSSTATEMACHINES PAIRSWAPAND ALIGNUNIT LEDDRIVER DESCRAMBLER+ DECODER FFE SLICER CLOCKANDPHASERECOVERY DFE AUTONEGOTIATION PMASTATEMACHINES MIIREGISTERS MIIMANAGEMENT CONTROL 3.2.1模拟回波消除电路在1000BASE-T模式下，模拟回波消除电路有助于减少近端回波。
该模拟混合电路减轻了ADC和自适应均衡器的负担。
该电路在10BASE-T/100BASE-TX模式下禁止。
3.2.2自动增益控制（AGC）在1000BASE-T模式下，自动增益控制（AutomaticGainControl，AGC）电路提供初始增益调整，以提升信号电平。
该预调节电路用于改善接收信号的信噪比。
3.2.3模数转换器（ADC）在1000BASE-T模式下，模数转换器（Analog-to-DigitalConverter，ADC）将输入信号数字化。
ADC性能对收发器的整体性能至关重要。
该电路在10BASE-T/100BASE-TX模式下禁止。
3.2.4时序恢复电路在1000BASE-T模式下，混合信号时钟恢复电路与数字锁相环一起用于从接收的数据恢复和跟踪输入时序信息。
数字锁相环具有极低的长期抖动，以最大化接收信号的信噪比。
1000BASE-T从PHY必须将从接收到的数据恢复的确切接收时钟频率发送回1000BASE-T主PHY。
否则，长时间传输后，主PHY和从PHY会不同步。
此外，这也有助于促进回波消除和NEXT（近端串扰）去除。
3.2.5自适应均衡器在1000BASE-T模式下，自适应均衡器提供以下功能：•部分响应信令的检测•去除NEXT和ECHO噪声•通道均衡由于阻抗失配，模拟并合未去除的残余回波会使信号质量降级。
KSZ9031RNX使用数字回波消除器来进一步减少接收信号上的回波分量。
在1000BASE-T模式下，在所有四对导线（四个通道）上同时进行数据发送和接收。
这会导致来自相邻导线的高频串扰。
KSZ9031RNX在每个接收通道上使用三个NEXT消除器来最小化其他三个通道引起的串扰。
2016MicrochipTechnologyInc. DS00002117C_CN第15页 KSZ9031RNX 在10BASE-T/100BASE-TX模式下，自适应均衡器只需消除符号间干扰并从输入数据恢复通道损耗。
3.2.6网格编码器和译码器在1000BASE-T模式下，发送的8位数据被加扰成9位符号，并进一步被编码为4D-PAM5符号。
当在同一个电路板上使用多个KSZ9031RNX时，通过特定PHY地址确定初始加扰器种子以减少EMI。
在接收侧，首先检查空闲流。
加扰器种子、对偏斜、对顺序和极性必须通过逻辑加以解决。
然后，将输入的4D-PAM5数据转换成9位符号并解扰为8位数据。
3.3自动MDI/MDI-
X 自动MDI/MDI-X功能无需确定在KSZ9031RNX与其链路伙伴之间使用的是直连电缆还是交叉电缆。
该自动检测功能可检测链路伙伴的MDI/MDI-X对映射，并相应地分配KSZ9031RNX的MDI/MDI-X对映射。
表3-1显示了MDI/MDI-X引脚映射的KSZ9031RNX10/100/1000引脚配置分配。
表3-1：MDI/MDI-X引脚映射 引脚（RJ-45对） 1000BASE-
T MDI100BASE-
T 10BASE-
T 1000BASE-
T MDI-X100BASE-
T 10BASE-
T TXRXP/M_A（1，2） TXRXP/M_B（3，6） TXRXP/M_C（4，5） TXRXP/M_D（7，8） A+/–B+/–C+/–D+/– TX+/–RX+/–未使用未使用 TX+/–RX+/–未使用未使用 B+/–A+/–D+/–C+/– RX+/–TX+/–未使用未使用 RX+/–TX+/–未使用未使用 自动MDI/MDI-X默认使能。
可通过向寄存器1ChBit[6]写入1来禁止。
如果自动MDI/MDI-X被禁止，则MDI和MDI-X模式由寄存器1ChBit[7]设置。
推荐使用具有对称发送和接收数据路径的隔离变压器，以支持自动MDI/MDI-
X。
3.4对交换、对齐和极性检查 在1000BASE-T模式下，KSZ9031RNX•检测错误的通道顺序并自动恢复
A、B、C和D对（四个通道）的对顺序。
•根据IEEE802.3标准，支持50ns±10ns的通道对间传播延时差，并自动修正数据偏斜，以便修正的四对数据符 号同步。
差分信号的错误对极性可自动针对所有速度进行修正。
3.5波形整形、转换率控制和部分响应 在通信系统中，使用信号传输编码方法来提供噪声整形功能并使传输通道中的失真和误差最小化。
•对于1000BASE-
T，使用特殊的部分响应信令方法来为传输路径提供频带限制功能。
•对于100BASE-TX，使用简单的转换率控制方法来最小化EMI。
•对于10BASE-
T，使用预加重来扩展通过电缆的信号质量。
3.6PLL时钟合成器 KSZ9031RNX可为系统时序产生125MHz、25MHz和10MHz的时钟。
内部时钟从外部25MHz晶振或参考时钟生成。
DS00002117C_CN第16页 2016MicrochipTechnologyInc. KSZ9031RNX 3.7自动协商 KSZ9031RNX符合IEEE802.3规范第28条中定义的自动协商协议。
自动协商使得UTP（非屏蔽双绞线）链路伙伴能够选择最高的共模工作模式。
在自动协商期间，链路伙伴跨UTP链路彼此通告能力，然后将自己的能力与链路伙伴通告的能力进行比较。
选择两个链路伙伴共同的最高速率和双工设置作为工作模式。
以下列表显示了从高到低排列的速率和双工工作模式： •优先级1：1000BASE-
T，全双工•优先级2：1000BASE-
T，半双工•优先级3：100BASE-TX，全双工•优先级4：100BASE-TX，半双工•优先级5：10BASE-
T，全双工•优先级6：10BASE-
T，半双工 如果不支持自动协商或强制KSZ9031RNX链路伙伴旁路掉10BASE-T和100BASE-TX模式的自动协商，则KSZ9031RNX通过观察其接收器处的输入信号来设置工作模式。
这被称为并行检测，它使得KSZ9031RNX能够通过在没有自动协商通告协议的情况下监听固定信号协议来建立链路。
自动协商链路建立过程如图3-3所示。
图3-3： 自动协商流程图 STARTAUTO-NEGOTIATION FORCELINKSETTING NO YES BYPASSAUTO-NEGOTIATIONANDSETLINKMODE ATTEMPTAUTONEGOTIATION PARALLELOPERATION LISTENFOR100BASE-TXIDLES LISTENFOR10BASE-TLINKPULSES NO JOINFLOW LINKMODESET?
YES LINKMODESET 1000BASE-T模式需要自动协商，并始终使用自动协商建立链路。
在1000BASE-T自动协商期间，首先要在链路伙伴间解析主从配置。
然后通过链路伙伴之间的最高共同能力建立链路。
自动协商在上电或硬件复位后默认使能。
之后，可以通过寄存器0hBit[12]使能或禁止自动协商。
如果禁止自动协商，则速率由寄存器0hBit[6，13]设置，双工由寄存器0hBit[8]设置。
如果速率发生实时变化，则断开链路并开始自动协商和并行检测，直到为链路重新建立了KSZ9031RNX与其链路伙伴之间的共同速率。
如果链路已建立且在运行期间无速率变化，则除非通过寄存器0hBit[9]重新启动自动协商，或发生链路断开到链路建立的转换（即断开并重新连接电缆），否则更改（例如，双工和暂停能力）不会生效。
2016MicrochipTechnologyInc. DS00002117C_CN第17页 KSZ9031RNX 自动协商完成后，链路状态在寄存器1hBit[2]中更新，链路伙伴能力在寄存器5h、6h、8h和Ah中更新。
自动协商有限状态机使用间隔计时器来管理自动协商过程。
表3-2总结了这些计时器在正常工作条件下的持续时间。
表3-2：自动协商计时器自动协商间隔计时器 持续时间 发送突发间隔发送脉冲间隔FLP检测最小时间FLP检测最大时间接收最小突发间隔接收最大突发间隔数据检测最小间隔数据检测最大间隔NLP测试最小间隔NLP测试最大间隔链路丢失时间断开链路时间并行检测等待时间链路使能等待时间 16ms68µs17.2µs185µs6.8ms112ms35.4µs95µs4.5ms30ms52ms1480ms830ms1000ms 3.8仅限10/100Mbps速率 某些应用要求将链路建立速率仅限于10/100Mbps。
上电/复位后，通过编程以下寄存器设置，KSZ9031RNX能够被限制为自动协商和仅限10/100Mbps速率建立链路：
1.设置寄存器0hBit[6]='0'以删除1000Mbps速率。
2.设置寄存器9hBit[9:8]='00'以删除1000Mbps全/半双工的自动协商通告。
3.向寄存器0hBit[9]（自清零位）写入“1”，强制重新启动自动协商。
自动协商和10BASE-T/100BASE-TX速率只使用差分对A（引脚2和3）和B（引脚5和6）。
差分对C（引脚7和8）和D（引脚10和11）可保留为无连接。
3.9RGMII接口 根据RGMII版本2.0规范，简化的千兆位介质独立接口（RGMII）支持片上数据到时钟延时时序，具有用于外部延时时序和调整并修正TX及RX时序路径的编程选项。
RGMII在RGMIIPHY和MAC间提供通用接口，并具有以下主要特性： •引脚数从IEEE千兆位介质独立接口（GigabitMediaIndependentInterface，GMII）的24引脚减少到RGMII的12引脚。
•半双工和全双工支持所有速率（10Mbps、100Mbps和1000Mbps）。
•数据发送和接收相互独立，隶属不同的信号组。
•发送数据和接收数据均为四位宽（半字节）。
在RGMII工作模式下，RGMII引脚的功能如下： •MAC发起发送参考时钟（TransmitReferenceClock，TCX）：1000Mbps为125MHz、100Mbps为25MHz以及10Mbps为2.5MHz。
•PHY恢复并发起接收参考时钟（ReceiveReferenceClock，RXC）：1000Mbps为125MHz、100Mbps为25MHz以及10Mbps为2.5MHz。
•对于1000BASE-
T，发送数据TXD[3:0]出现在TXC的两个边沿，接收数据RXD[3:0]在恢复的125MHz时钟RXC的两个边沿触发时钟输出。
•对于10BASE-T/100BASE-TX，MAC保持TX_CTL为低电平，直到PHY和MAC以相同速率运行。
在速率转换期 DS00002117C_CN第18页 2016MicrochipTechnologyInc. KSZ9031RNX 间，接收时钟在正或负脉冲上延长，以确保不会向MAC提供时钟毛刺。
•TX_ER和RX_ER分别与TX_EN和RX_DV组合，形成TX_CTL和RX_CTL。
这两个RGMII控制信号在时钟下 降沿有效。
上电或复位后，如果MODE[3:0]配置引脚设置为RGMII模式能力选项之
一，则KSZ9031RNX将配置为RGMII模式。
请参见配置选项—KSZ9031RNX部分。
KSZ9031RNX可以选择在CLK125_NDO引脚上输出125MHz参考时钟。
该时钟为需要125MHz晶振或振荡器的RGMIIMAC提供了一种成本更低的参考时钟替代方案。
如果CLK125_EN配置引脚被拉至高电平，则在上电或复位后，125MHz时钟输出将使能。
3.9.1RGMII信号定义表3-3介绍了RGMII信号。
有关更多详细信息，请参见RGMII版本2.0规范。
表3-3：RGMII信号定义 RGMII信号名称（规范叫法） RGMII信号名称（KSZ9031RNX 叫法） 引脚类型 引脚类型 说明 （相对于PHY）（相对于MAC） TXC TX_CTLTXD[3:0] RXC RX_CTLRXD[3:0] GTX_CLK TX_ENTXD[3:0]RX_CLK RX_DVRXD[3:0] 输入 输入输入输出 输出输出 输出 输出输出输入 输入输入 发送参考时钟（1000Mbps为125MHz，100Mbps为25MHz，10Mbps为2.5MHz） 发送控制 发送数据[3:0] 接收参考时钟（1000Mbps为125MHz，100Mbps为25MHz，10Mbps为2.5MHz） 接收控制 接收数据[3:0] 3.9.2RGMII信号图KSZ9031RNXRGMII引脚到MAC的连接如图3-4所示。
图3-4： KSZ9031RNXRGMII接口 KSZ9031RNX GTX_CLKTX_ENTXD[3:0] RGMIIETHERNETMAC TXCTX_CTLTXD[3:0] RX_CLKRX_DVRXD[3:0] RXCRX_CTLRXD[3:0] 2016MicrochipTechnologyInc. DS00002117C_CN第19页 KSZ9031RNX 3.9.3RGMII填充偏斜寄存器 填充偏斜寄存器适用于所有RGMII引脚（时钟、控制信号和数据位），以提供编程选项来调整或修正每个RGMII引脚的时序关系。
RGMII是源同步总线接口，因此只需在RGMII引脚的相应时序组内维持时序关系。
•RGMII发送时序组引脚：GTX_CLK，TX_EN，TXD[3:0]•RGMII接收时序组引脚：RX_CLK，RX_DV，RXD[3:0] 表3-4详细介绍了位于MMD地址2h处的用于填充偏斜编程的四个寄存器。
表3-4：地址 RGMII填充偏斜寄存器 名称 说明 模式 默认值 MMD地址2h，寄存器4h—RGMII控制信号填充偏斜 2.4.15:
8 保留 保留 RW 2.4.7:
4 RX_DVRGMIIRX_CTL输出填充偏斜控制（0.06ns/阶跃）RW填充偏斜 2.4.3:
0 TX_ENRGMIITX_CTL输入填充偏斜控制（0.06ns/阶跃）RW填充偏斜 MMD地址2h，寄存器5h—RGMIIRX数据填充偏斜 0000_00000111 0111 2.5.15:12 RXD3RGMIIRXD3输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.11:
8 RXD2RGMIIRXD2输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.7:
4 RXD1RGMIIRXD1输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.3:
0 RXD0RGMIIRXD0输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 MMD地址2h，寄存器6h—RGMIITX数据填充偏斜 0111011101110111 2.6.15:12 TXD3RGMIITXD3输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.11:
8 TXD2RGMIITXD2输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.7:
4 TXD1RGMIITXD1输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.3:
0 TXD0RGMIITXD0输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 MMD地址2h，寄存器8h—RGMII时钟填充偏斜 0111011101110111 2.8.15:10 保留 保留 RW 0000_00 2.8.9:
5 GTX_CLKRGMIIGTX_CLK输入填充偏斜控制（0.06ns/阶跃）RW填充偏斜 01_111 2.8.4:
0 RX_CLKRGMIIRX_CLK输出填充偏斜控制（0.06ns/阶跃）RW填充偏斜 0_1111 RGMII控制信号和数据位具有4位偏斜设置，而RGMII时钟具有5位偏斜设置。
每个寄存器位约为0.06ns的阶跃变化。
单个位递减使延时减小约0.06ns，单个位递增使延时增大约0.06ns。
表3-5和表3-6列出了每个填充偏斜（值）设置的近似绝对延时。
DS00002117C_CN第20页 2016MicrochipTechnologyInc. 表3-5： 5位填充偏斜设置的绝对延时填充偏斜值0_00000_00010_00100_00110_01000_01010_01100_01110_10000_10010_10100_10110_11000_11010_11100_11111_00001_00011_00101_00111_01001_01011_01101_01111_10001_10011_10101_10111_11001_11011_11101_1111 KSZ9031RNX 延时（ns）–0.90–0.84–0.78–0.72–0.66–0.60–0.54–0.48–0.42–0.36–0.30–0.24–0.18–0.12–0.06 无延时调整（默认值）+0.06+0.12+0.18+0.24+0.30+0.36+0.42+0.48+0.54+0.60+0.66+0.72+0.78+0.84+0.90+0.96 2016MicrochipTechnologyInc. DS00002117C_CN第21页 KSZ9031RNX 表3-6： 4位填充偏斜设置的绝对延时填充偏斜值0000000100100011010001010110011110001001101010111100110111101111 延时（ns）–0.42–0.36–0.30–0.24–0.18–0.12–0.06 无延时调整（默认值）+0.06+0.12+0.18+0.24+0.30+0.36+0.42+0.48 在计算RGMII时序关系时，必须聚合沿整个数据路径的延时，以确定用于在其相应时序组内的RGMII引脚之间进行比较的总延时。
对于发送数据路径，总延时包括MAC输出延时、MAC到PHYPCB路由延时和PHY（KSZ9031RNX）输入延时及偏斜设置（若有）。
对于接收数据路径，总延时包括PHY（KSZ9031RNX）输出延时、PHY到MACPCB路由延时和MAC输入延时及偏斜设置（若有）。
作为默认值，在上电或复位后，KSZ9031RNXRGMII时序符合RGMII版本2.0规范中对于内部PHY芯片延时的时序要求。
对于发送路径（MAC到KSZ9031RNX），KSZ9031RNX不在其GTX_CLK、TX_EN和TXD[3:0]输入引脚处本地添加任何延时，并期望由MAC在芯片上提供GTX_CLK延时。
如果MAC不为GTX_CLK提供任何延时或提供的延时不足，则KSZ9031RNX具有可提供高达1.38ns片上延时的填充偏斜寄存器。
对于接收路径（KSZ9031RNX到MAC），KSZ9031RNX相对于RX_DV和RXD[3:0]输出引脚向RX_CLK输出引脚添加1.2ns的典型延时。
如有必要，KSZ9031RNX具有填充偏斜寄存器，可将RX_CLK片上延时从1.2ns的默认延时调整到最多2.58ns。
上述默认RGMII时序意味着： •RX_CLK时钟偏斜由KSZ9031RNX默认寄存器设定设置。
•GTX_CLK时钟偏斜由MAC提供。
•GTX_CLK和RX_CLK时钟不需要PCB延时。
以下示例说明如何读取/写入MMD地址2h寄存器8h来设定RGMIIGTX_CLK和RX_CLK的偏斜设置。
可通过直接门户寄存器Dh和Eh访问MMD寄存器。
有关更多编程详细信息，请参见MMD寄存器部分。
•读回MMD地址2h寄存器8h的值。
-写寄存器0xD=0x0002-写寄存器0xE=0x0008-写寄存器0xD=0x4002-读寄存器0xE //选择MMD器件地址2h//选择MMD器件地址2h的寄存器8h//选择MMD器件地址2h寄存器8h的寄存器数据//读取MMD器件地址2h寄存器8h的值 DS00002117C_CN第22页 2016MicrochipTechnologyInc. KSZ9031RNX •将值0x03FF（延时GTX_CLK和RX_CLK填充偏斜到其最大值）写入MMD地址2h寄存器8h -写寄存器0xD=0x0002 //选择MMD器件地址2h -写寄存器0xE=0x0008 //选择MMD器件地址2h的寄存器8h -写寄存器0xD=0x4002 //选择MMD器件地址2h寄存器8h的寄存器数据 -写寄存器0xE=0x03FF //将值0x03FF写入MMD器件地址2h寄存器8h 3.9.4RGMII带内状态当RX_DV无效时，KSZ9031RNX在帧间隔向MAC提供带内状态。
RGMII带内状态在上电后始终使能。
带内状态通过RXD[3:0]数据引脚发送到MAC，如表3-7中所述。
表3-7：RX_DV RGMII带内状态RXD3
0 （仅当RX_DV为低电平时有效） 双工状态0=半双工1=全双工 RXD[2:1] RXD0 RX_CLK时钟速度00=2.5MHz（10Mbps）01=25MHz（100Mbps）10=125MHz（1000Mbps）11=保留 链路状态0=链路断开1=链路建立 3.10MII管理（MIIManagement，MIIM）接口 KSZ9031RNX支持IEEE802.3MII管理接口，也称为管理数据输入/输出（ManagementDataInput/Output，MDIO）接口。
该接口使得上层器件能够监控和控制KSZ9031RNX的状态。
可以使用具有MIIM功能的外部器件读取PHY状态和/或配置PHY设置。
有关MIIM接口的更多详细信息，请参见IEEE802.3规范的第22.2.4条规定。
MIIM接口包含以下内容： •集成时钟线（MDC）和数据线（MDIO）的物理连接。
•在上文提到的物理连接上运行的特定协议，它允许外部控制器与一个或多个KSZ9031RNX器件通信。
每个KSZ9031RNX 器件通过PHYAD[2:0]配置引脚在0h和7h之间分配唯一的PHY地址。
•32位寄存器地址空间，用于直接访问IEEE定义的寄存器和供应商特有的寄存器，以及用于间接访问MMD地址和 寄存器。
请参见寄存器映射部分。
仅支持PHY地址0h作为唯一PHY地址；不支持PHY地址0h作为广播PHY地址，后者允许通过单个写入命令同时对两个或更多的PHY器件的相同PHY寄存器进行编程（例如，使用PHY地址0h将寄存器0h设置为值0x1940可将Bit[11]设置为值
1，以使能软件掉电）。
但可以使用单独的写入命令对每个PHY器件进行编程。
表3-8显示了KSZ9031RNX的MII管理帧格式。
表3-8：KSZ9031RNX的MII管理帧格式 前导码帧起始 读/写操作码 PHY地址REG地址TA位[4:0]位[4:0] 数据位[15:0] 空闲 读取 321’s 01 写入 321’s 01 10 00AAARRRRRZ0DDDDDDDD_DDDDDDDDZ 01 00AAARRRRR10DDDDDDDD_DDDDDDDDZ 3.11中断（INT_N） INT_N引脚是一种可选的中断信号，用于通知外部控制器KSZ9031RNXPHY寄存器中存在状态更新。
寄存器1Bh的Bit[15:8]是中断控制位，用于使能和禁止使INT_N信号有效的条件。
寄存器1Bh的Bit[7:0]是中断状态位，用于指示发生了哪些中断条件。
读取寄存器1Bh后，中断状态位清零。
寄存器1Fh的Bit[14]将中断电平设置为高电平有效或低电平有效。
默认值为低电平有效。
2016MicrochipTechnologyInc. DS00002117C_CN第23页 KSZ9031RNX MII管理总线选项使MAC处理器能够完全访问KSZ9031RNX控制和状态寄存器。
此外，中断引脚消除了处理器轮询PHY状态变化的需要。
3.12LED模式 KSZ9031RNX提供了两个可编程LED输出引脚LED2和LED1，它们可配置为支持两种LED模式。
LED模式由LED_MODE配置引脚（引脚41）配置。
它在上电/复位时锁存，定义如下：•上拉：单LED模式•下拉：三色双LED模式每个LED输出引脚可直接驱动带串联电阻（通常为220Ω至470Ω）的LED。
3.12.1单LED模式在单LED模式下，LED2引脚指示链路状态，LED1引脚指示活动状态，如表3-9所示。
表3-9：单LED模式—引脚定义 LED引脚 引脚状态 LED定义 链路/活动 LED2
H L LED1
H 切换 关闭开启关闭闪烁 链路关闭链路开启（任意速率） 无活动活动（RX，TX） 3.12.2三色双LED模式 在三色双LED模式下：对于1000BASE-
T，链路和活动状态由LED2引脚指示；对于100BASE-TX，由LED1引脚指示；对于10BASE-
T，由LED2和LED1引脚共同指示。
表3-10对此作了总结。
表3-10：三色双LED模式—引脚定义 LED引脚（状态） LED引脚（定义） LED2 LED1 LED2 LED1 链路/活动
H H 关闭 关闭 链路关闭
L H 开启 关闭 1000链路/无活动 切换
H 闪烁 关闭 1000链路/活动（RX，TX）
H L 关闭 开启 100链路/无活动
H 切换 关闭 闪烁 100链路/活动（RX，TX）
L L 开启 开启 10链路/无活动 切换 切换 闪烁 闪烁 10链路/活动（RX，TX） DS00002117C_CN第24页 2016MicrochipTechnologyInc. KSZ9031RNX 3.13环回模式 KSZ9031RNX支持以下环回操作，以验证模拟和/或数字数据路径。
•本地（数字）环回•远程（模拟）环回 3.13.1本地（数字）环回该环回模式检查KSZ9031RNX与外部MAC之间的RGMII发送和接收数据路径，并在全双工时支持所有三种速率（10/100/1000Mbps）。
环回数据路径如图3-5所示。
1.RGMIIMAC将帧传输到KSZ9031RNX。
2.帧在KSZ9031RNX内进行封装。
3.KSZ9031RNX将帧发送回RGMIIMAC。
图3-5： 本地（数字）环回 KSZ9031RNX AFE(ANALOG) PCS(DIGITAL) RGMII RGMIIMAC 以下编程步骤和寄存器设置用于本地环回模式。
对于1000Mbps环回，
1.设置寄存器0h，-Bit[14]=1-Bit[6，13]=10-Bit[12]=0-Bit[8]=1
2.设置寄存器9h，-Bit[12]=1-Bit[11]=
0 //使能本地环回模式//选择1000Mbps速率//禁止自动协商//选择全双工模式 //使能主从手动配置//选择从配置（环回模式必需） 对于10/100Mbps环回，
1.设置寄存器0h，-Bit[14]=1-Bit[6，13]=00/01-Bit[12]=0-Bit[8]=
1 //使能本地环回模式//选择10Mbps/100Mbps速率//禁止自动协商//选择全双工模式 3.13.2远程（模拟）环回 该环回模式检查KSZ9031RNX与其链路伙伴之间的线路（差分对、变压器、RJ-45连接器和以太网电缆）发送和接收数据路径，并且只支持1000BASE-T全双工模式。
环回数据路径如图3-6所示。
1.千兆PHY链路伙伴将帧发送到KSZ9031RNX。
2.帧在KSZ9031RNX内进行封装。
3.KSZ9031RNX将帧发送回千兆PHY链路伙伴。
2016MicrochipTechnologyInc. DS00002117C_CN第25页 KSZ9031RNX 图3-6： 远程（模拟）环回 KSZ9031RNX RJ-45 AFE(ANALOG) PCS(DIGITAL) RGMII CAT-5(UTP) RJ-45 1000BASE-TLINKPARTNER 以下编程步骤和寄存器设置用于远程环回模式。
1.设置寄存器0h， -Bit[6，13]=10//选择1000Mbps速率 -Bit[12]=
0 //禁止自动协商 -Bit[8]=
1 //选择全双工模式 或只自动协商并以1000BASE-T全双工模式与链路伙伴建立链路。
2.设置寄存器11h， -Bit[8]=
1 //使能远程环回模式 3.14LinkMD®电缆诊断 LinkMD功能使用时域反射法（TimeDomainReflectometry，TDR）来分析布线厂的常见布线问题，如开路、短路和阻抗不匹配。
LinkMD通过沿所选差分对发送已知幅度和持续时间的脉冲来工作，然后分析反射信号的极性和形状来确定故障类型：正/非反相振幅反射表示开路，负/反相振幅反射表示短路。
反射信号返回的持续时间提供了到布线故障的大概距离。
LinkMD功能可处理该TDR信息，并将其显示为可转换为电缆距离的数值。
可通过访问寄存器12h、LinkMD电缆诊断寄存器以及寄存器1Ch和自动MDI/MDI-X寄存器来启动LinkMD。
在运行LinkMD测试前，需要使用后一个寄存器来禁止自动MDI/MDI-X功能。
此外，应在运行LinkMD测试前后执行软件复位（寄存0hBit[15]=1）。
复位有助于确保KSZ9031RNX在测试前后处于正常工作状态。
3.15NAND树支持 KSZ9031RNX提供参数化NAND树支持，以用于芯片I/O和电路板之间的故障检测。
当MODE[3:0]配置引脚设置为“0100”时，上电/复位时将使能NAND树模式。
表3-11列出了NAND树引脚顺序。
表3-11：KSZ9031RNXNAND树测试引脚顺序 引脚 说明 LED2 输入 LED1/PME_N1 输入 TXD0 输入 TXD1 输入 TXD2 输入 TXD3 输入 DS00002117C_CN
第26页 2016MicrochipTechnologyInc. KSZ9031RNX 表3-11：KSZ9031RNXNAND树测试引脚顺序（续） 引脚 说明 GTX_CLK 输入 TX_EN 输入 RX_DV 输入 RX_CLK 输入 INT_/PME_N2 输入 MDC 输入 MDIO 输入 CLK125_NDO 输出 3.16
电源管理 KSZ9031RNX集成了多种电源管理模式和功能，提供了多种减少能耗的方法。
我们将在以下部分中讨论这些内容。
3.16.1能量检测掉电模式能量检测掉电（Energy-DetectPower-down，EDPD）模式用于在电缆拔出时进一步降低收发器的功耗。
可通过向MMD地址1Ch寄存器23hBit[0]写入1来使能该模式，其在自动协商模式使能且电缆断开（无链路）时有效。
在EDPD模式下，KSZ9031RNX会关闭除发射器和能量检测电路以外的所有收发器模块。
通过延长用于检查链路伙伴是否存在的链路脉冲传输之间的时间间隔，可进一步降低功率。
需要定期发送链路脉冲，以确保KSZ9031RNX及其链路伙伴在禁止自动MDI/MDI-X的情况下以相同的低功耗状态运行，并能够在它们之间连接上电缆时唤醒。
默认情况下，EDPD模式在上电后禁止。
3.16.2软件掉电模式该模式用于在上电后不使用时关闭KSZ9031RNX器件的电源。
可通过向寄存器0hBit[11]写入1来使能软件掉电（SoftwarePower-Down，SPD）模式。
在SPD状态下，KSZ9031RNX会禁止除MII管理接口以外的所有内部功能。
在向寄存器0hBit[11]写入0之后，KSZ9031RNX退出SPD状态。
3.16.3芯片掉电模式当KSZ9031RNX器件安装在电路板上但未使用时，该模式可为其提供最低功耗状态。
当MODE[3:0]配置引脚设置为“0111”时，上电/复位后将使能芯片掉电（ChipPower-Down，CPD）模式。
在将MODE[3:0]配置引脚设置为除CPD以外的工作模式下，将RESET_N引脚（引脚42）进行硬件复位，即可令KSZ9031RNX退出CPD模式。
3.17局域网唤醒 局域网唤醒（Wake-On-LAN，WOL）通常是基于MAC的功能，用于唤醒处于待机功率模式的主机系统（如PC等以太网终端设备）。
通过接收和检测由远程链路伙伴发送的特殊数据包（通常称为“魔术数据包”）来触发唤醒。
如果将KSZ9031RNX的关联MAC器件的MAC地址输入到用于检测魔术数据包的KSZ9031RNXPHY寄存器中，则KSZ9031RNX可以执行相同的WOL功能。
当KSZ9031RNX检测到魔术数据包时，它通过将其电源管理事件（PowerManagementEvent，PME）输出引脚驱动为低电平来唤醒主机。
默认情况下，WOL功能被禁止。
通过设置使能位和配置所选PME唤醒检测方法的相关寄存器来使能。
KSZ9031RNX提供三种触发PME唤醒的方法：•魔术数据包检测•定制数据包检测•链路状态变化检测 2016MicrochipTechnologyInc. DS00002117C_CN第27页 KSZ9031RNX 3.17.1魔术数据包检测魔术数据包帧格式以6个字节的0xFFh开头，然后是其关联的MAC器件（本地MAC器件）的MAC地址（重复16次）。
当从其链路伙伴检测到魔术数据包时，KSZ9031RNX将其PME输出引脚置为低电平。
提供以下MMD地址2h寄存器用于魔术数据包检测：•通过向MMD地址2h寄存器10hBit[6]写入“1”来使能魔术数据包检测•将本地MAC器件的MAC地址写入并存储在MMD地址2h寄存器11h-13h中KSZ9031RNX不生成魔术数据包。
魔术数据包必须由外部系统提供。
3.17.2定制数据包检测 定制数据包具有相关联的寄存器/位掩码，用以选择在CRC计算中使用数据包前64个字节中的哪个或哪些字节。
从链路伙伴处收到数据包后，KSZ9031RNX使用所接收数据包的选定字节计算CRC。
将计算出的CRC与预先写入并存储在KSZ9031RNXPHY寄存器中的预期CRC值进行比较。
如果匹配，则KSZ9031RNX将其PME输出引脚置为低电平。
提供四种定制数据包，以支持四种类型的唤醒情形。
使用专用寄存器组来配置和使能各个定制数据包。
KSZ9031RNX提供以下MMD寄存器来进行定制数据包检测： •四种定制数据包均通过MMD地址2h寄存器10h使能， -Bit[2] //用于定制数据包，0类 -Bit[3] //用于定制数据包，1类 -Bit[4] //用于定制数据包，2类 -Bit[5] //用于定制数据包，3类 •将32位的预期CRC写入并存储在以下位置： -MMD地址2h寄存器14h-15h //用于定制数据包，0类 -MMD地址2h寄存器16h-17h //用于定制数据包，1类 -MMD地址2h寄存器18h-19h //用于定制数据包，2类 -MMD地址2h寄存器1Ah-1Bh //用于定制数据包，3类 •用于指示在CRC计算中使用前64个字节中的哪一个的掩码在以下位置设置： -MMD地址2h寄存器1Ch-1Fh //用于定制数据包，0类 -MMD地址2h寄存器20h-23h //用于定制数据包，1类 -MMD地址2h寄存器24h-27h //用于定制数据包，2类 -MMD地址2h寄存器28h-2Bh //用于定制数据包，3类 DS00002117C_CN第28页 2016MicrochipTechnologyInc. KSZ9031RNX 3.17.3链路状态变化检测 如果使能链路状态变化检测，则只要出现使用以下MMD地址2h寄存器位及其使能
（1）或禁止
（0）设置的链路状态改变，KSZ9031RNX就会将其PME输出引脚置为低电平： •MMD地址2h寄存器10hBit[0]•MMD地址2h寄存器10hBit[1] //用于链路建立检测//用于链路断开检测 PME输出信号在LED1/PME_N1（引脚17）或INT_N/PME_N2（引脚38）上可用，分别使用MMD地址2h寄存器2hBit[8]和[10]选择和使能。
此外，MMD地址2h寄存器10hBit[15:14]定义了引脚17和38的输出功能。
PME输出为低电平有效，需要1kΩ上拉至VDDIO电源。
置位时，通过禁止使能PME触发源（魔术数据包、定制数据包和链路状态变化）的寄存器位来清零PME输出。
3.18典型电流/功耗 表3-12、表3-13、表3-14和表3-15显示了内核（DVDDL、AVDDL和AVDDL_PLL）、收发器（AVDDH）和数字I/O（DVDDH）电源引脚的典型电流消耗，以及整个KSZ9031RNX器件在各种标称工作电压组合下的典型总功耗。
表3-12： 典型电流/功耗收发器（3.3V），数字I/O（3.3V） 1.2V内核 条件 （DVDDL， 3.3V收发器 AVDDL， （AVDDH） AVDDL_PLL） 3.3V数字I/O（DVDDH） 芯片总功耗 1000BASE-T链路建立（无流量）1000BASE-T全双工（100%利用率）100BASE-TX链路建立（无流量）100BASE-TX全双工（100%利用率）10BASE-T链路建立（无流量）10BASE-T全双工（100%利用率）软件掉电模式（寄存器0h.11=1） 210mA221mA63.6mA63.8mA7.1mA7.7mA1.0mA 67.4mA66.3mA28.7mA28.6mA15.9mA28.6mA4.2mA 19.5mA41.5mA13.9mA17.2mA11.5mA13.7mA9.3mA 538mW621mW217mW228mW99mW149mW46mW 表3-13： 典型电流/功耗收发器（3.3V），数字I/O（1.8V） 1.2V内核 条件 （DVDDL， 3.3V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量）1000BASE-T全双工（100%利用率）100BASE-TX链路建立（无流量）100BASE-TX全双工（100%利用率）10BASE-T链路建立（无流量）10BASE-T全双工（100%利用率）软件掉电模式（寄存器0h.11=1） 210mA221mA63.6mA63.8mA7.1mA7.7mA1.0mA 67.4mA66.3mA28.7mA28.6mA15.9mA28.6mA4.2mA 1.8V数字I/O（DVDDH） 11.2mA23.6mA8.4mA9.8mA3.6mA5.6mA5.5mA 芯片总功耗 494mW526mW186mW189mW67mW114mW25mW 2016MicrochipTechnologyInc. DS00002117C_CN第29页 KSZ9031RNX 表3-14： 典型电流/功耗收发器（2.5V；注3-1），数字I/O（2.5V） 1.2V内核 条件 （DVDDL， 2.5V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量） 210mA 58.8mA 1000BASE-T全双工（100%利用率） 221mA 57.9mA 100BASE-TX链路建立（无流量） 63.6mA 24.9mA 100BASE-TX全双工（100%利用率） 63.8mA 24.9mA 10BASE-T链路建立（无流量） 7.1mA 11.5mA 10BASE-T全双工（100%利用率） 7.7mA 25.3mA 软件掉电模式（寄存器0h.11=1） 1.0mA 3.1mA 注3-12.5VAVDDH只适合在商业级温度范围（0°C至+70°C）下工作。
2.5V数字I/O（DVDDH） 14.7mA31.5mA10.5mA13.0mA6.3mA9.0mA6.7mA 表3-15： 典型电流/功耗收发器（2.5V；注3-2），数字I/O（1.8V） 1.2V内核 条件 （DVDDL， 2.5V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量） 210mA 58.8mA 1000BASE-T全双工（100%利用率） 221mA 57.9mA 100BASE-TX链路建立（无流量） 63.6mA 24.9mA 100BASE-TX全双工（100%利用率） 63.8mA 24.9mA 10BASE-T链路建立（无流量） 7.1mA 11.5mA 10BASE-T全双工（100%利用率） 7.7mA 25.3mA 软件掉电模式（寄存器0h.11=1） 1.0mA 3.1mA 注3-22.5VAVDDH只适合在商业级温度范围（0°C至+70°C）下工作。
1.8V数字I/O（DVDDH） 11.2mA23.6mA8.4mA9.8mA3.6mA5.6mA5.5mA 芯片总功耗 435mW488mW165mW171mW53mW95mW26mW 芯片总功耗 419mW452mW154mW156mW44mW83mW19mW DS00002117C_CN第30页 2016MicrochipTechnologyInc. KSZ9031RNX 4.0寄存器说明 本章介绍各种控制和状态寄存器（controlandstatusregister，CSR）。
4.1寄存器映射 KSZ9031RNX中的寄存器空间由两个不同的区域组成。
•标准寄存器•MDIO可管理器件（MDIOManageabledevice，MMD）寄存器KSZ9031RNX支持以下标准寄存器。
//直接寄存器访问//间接寄存器访问 表4-1：KSZ9031RNX支持的标准寄存器寄存器编号（十六进制）说明 IEEE定义寄存器 0h 基本控制 1h 基本状态 2h PHY标识符
1 3h PHY标识符
2 4h 自动协商通告 5h 自动协商链路伙伴能力 6h 自动协商扩展 7h 自动协商下一页 8h 自动协商链路伙伴下一页能力 9h 1000BASE-T控制 Ah 1000BASE-T状态 Bh-Ch 保留 Dh MMD访问—控制 Eh MMD访问—寄存器/数据 Fh 扩展状态 供应商特定寄存器 10h 保留 11h 远程环回 12h LinkMD电缆诊断 13h 数字PMA/PCS状态 14h 保留 15h RXER计数器 16h-1Ah 保留 1Bh 中断控制/状态 1Ch 自动MDI/MDI-
X 1Dh-1Eh 保留 1Fh PHY控制 KSZ9031RNX支持以下MMD器件地址及其相关的寄存器地址，它们组成了间接MMD寄存器。
这些内容可参见表4-
2。
2016MicrochipTechnologyInc. DS00002117C_CN第31页 KSZ9031RNX 表4-2：KSZ9031RNX支持的MMD寄存器器件地址（十六进制）寄存器地址（十六进制） 3h0h 4h 1h 5Ah 0h 1h 2h 3h 4h 5h 6h 8h 10h 11h 12h 13h 14h 15h2h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh 20h 21h 22h 23h 说明 ANFLP突发发送—LOANFLP突发发送—HI1000BASE-T链路建立时间控制公共控制配置状态工作模式配置改写工作模式配置状态RGMII控制信号填充偏斜RGMIIRX数据填充偏斜RGMIITX数据填充偏斜GMII时钟填充偏斜局域网唤醒—控制局域网唤醒—魔术数据包，MAC-DA-0局域网唤醒—魔术数据包，MAC-DA-1局域网唤醒—魔术数据包，MAC-DA-2局域网唤醒—定制数据包，0类，预期CRC0局域网唤醒—定制数据包，0类，预期CRC1局域网唤醒—定制数据包，1类，预期CRC0局域网唤醒—定制数据包，1类，预期CRC1局域网唤醒—定制数据包，2类，预期CRC0局域网唤醒—定制数据包，2类，预期CRC1局域网唤醒—定制数据包，3类，预期CRC0局域网唤醒—定制数据包，3类，预期CRC1局域网唤醒—定制数据包，0类，掩码0局域网唤醒—定制数据包，0类，掩码1局域网唤醒—定制数据包，0类，掩码2局域网唤醒—定制数据包，0类，掩码3局域网唤醒—定制数据包，1类，掩码0局域网唤醒—定制数据包，1类，掩码1局域网唤醒—定制数据包，1类，掩码2局域网唤醒—定制数据包，1类，掩码
3 DS00002117C_CN第32页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-2：KSZ9031RNX支持的MMD寄存器（续）器件地址（十六进制）寄存器地址（十六进制）说明 24h 局域网唤醒—定制数据包，2类，掩码
0 25h 局域网唤醒—定制数据包，2类，掩码
1 26h 局域网唤醒—定制数据包，2类，掩码
2 27h 局域网唤醒—定制数据包，2类，掩码
3 2h 28h 局域网唤醒—定制数据包，3类，掩码
0 29h 局域网唤醒—定制数据包，3类，掩码
1 2Ah 局域网唤醒—定制数据包，3类，掩码
2 2Bh 局域网唤醒—定制数据包，3类，掩码
3 4h 模拟控制
4 1Ch 23h EDPD控制 4.2标准寄存器 标准寄存器提供对32个寄存器地址空间的直接读/写访问，定义参见IEEE802.3规范第22条。
在该地址空间内，前16个寄存器（寄存器0h至Fh）根据IEEE规范定义，其余16个寄存器（寄存器10h至1Fh）由PHY供应商定义。
表4-3：地址 IEEE定义寄存器说明 名称 说明 模式注4-
1 默认值 寄存器0h—基本控制 0.15 复位 1=软件PHY复位0=正常工作该位在写入“1”后自动清零。
RW/SC0 0.14 环回 1=环回模式0=正常工作 RW
0 0.13 速率选择 [0.6,0.13] RW
0 （LSB） [1,1]=保留 [1,0]=1000Mbps [0,1]=100Mbps [0,0]=10Mbps 如果使能自动协商（寄存器0.12=1），则忽略该位。
0.12 自动协商使能1=使能自动协商过程 RW
1 0=禁止自动协商过程 如果使能，自动协商结果将改写寄存器0.13、0.8和 0.6中的设置。
如果禁止，自动MDI-X也会自动禁止。
使用寄存器 1Ch设置MDI/MDI-
X。
0.11 掉电 1=掉电模式 RW
0 0=正常工作 当该位设置为“1”时，可能不会在PHY寄存器中 更新链路断开状态。
软件应注意链路是否断开，而不 应依赖PHY寄存器链路状态。
该位从“1”更改为“0”后，会自动产生内部全局 复位。
在对PHY寄存器进行读/写访问之前，至少 等待1ms。
2016MicrochipTechnologyInc. DS00002117C_CN第33页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 0.10 隔离 1=PHY与RGMII的电气隔离0=正常工作 0.9 重新启动自动1=重新启动自动协商过程 协商 0=正常工作 该位在写入“1”后自动清零。
0.8 双工模式 1=全双工 0=半双工 0.7 保留 保留 RWRW/SC RWRW 0.60.5:
0 速率选择（MSB） 保留 [0.6,0.13] RW [1,1]=保留 [1,0]=1000Mbps [0,1]=100Mbps [0,0]=10Mbps 如果使能自动协商（寄存器0.12=1），则忽略该位。
保留 RO 寄存器1h—基本状态 1.15 100BASE-T41=能T4 RO 0=不能T4 1.14 100BASE-TX1=能100Mbps全双工 RO 全双工 0=不能100Mbps全双工 1.13 100BASE-TX1=能100Mbps半双工 RO 半双工 0=不能100Mbps半双工 1.12 10BASE-T1=能10Mbps全双工 RO 全双工 0=不能10Mbps全双工 1.11 10BASE-T1=能10Mbps半双工 RO 半双工 0=不能10Mbps半双工 1.10:
9 保留 保留 RO 1.8 扩展状态 1=寄存器15h中包含扩展状态信息。
RO 0=寄存器15h中不包含扩展状态信息。
1.7 保留 保留 RO 1.6 无前导码 1=前导码抑制 0=正常前导码 1.5 自动协商完成1=自动协商过程完成 0=自动协商过程未完成 1.4 远程故障 1=远程故障 0=无远程故障 1.3 自动协商能力1=能执行自动协商 0=不能执行自动协商 1.2 链路状态 1=链路已建立 0=链路已断开 1.1 Jabber检测1=检测到Jabber 0=未检测到Jabber（默认为低电平） 1.0 扩展能力 1=支持扩展能力寄存器 寄存器2h—PHY标识符
1 RORORO/LHRORO/LLRO/LHRO 默认值00 10通过MODE[3:0]配置引脚设置。
详细信息，请参见配置选项—KSZ9031RNX部分。
00_0000 0111100101001001 DS00002117C_CN第34页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 2.15:
0 PHYID编号分配到组织唯一标识符（OUI）的Bit[3:18]。
KENDIN通信的OUI是0010A1h。
寄存器3h—PHY标识符
2 3.15:10 PHYID编号分配到组织唯一标识符（OUI）的Bit[19:24]。
KENDIN通信的OUI是0010A1h。
3.9:
4 型号 六位制造商型号 3.3:
0 版本号 四位制造商版本号 寄存器4h—自动协商通告 4.15 下一页 1=能下一页 0=不能下一页 4.14 保留 保留 4.13 远程故障 1=支持远程故障 0=无远程故障 4.12 保留 保留 4.11:10 暂停 [4.11,4.10] [0,0]=无暂停[1,0]=不对称暂停（链路伙伴）[0,1]=对称暂停[1,1]=对称和不对称暂停（本地设备） 4.9 100BASE-T41=能T4 0=不能T4 4.8 100BASE-TX1=能100Mbps全双工 全双工 0=不能100Mbps全双工 4.7 100BASE-TX1=能100Mbps半双工 半双工 0=不能100Mbps半双工 4.6 10BASE-T1=能10Mbps全双工 全双工 0=不能10Mbps全双工 4.5 10BASE-T1=能10Mbps半双工 半双工 0=不能10Mbps半双工 4.4:
0 选择器字段[00001]=IEEE802.3 寄存器5h—自动协商链路伙伴能力 5.15 下一页 1=能下一页 0=不能下一页 5.14 确认 1=从伙伴处收到链路代码字0=尚未收到链路代码字 5.13 远程故障 1=检测到远程故障 0=无远程故障 5.12 保留 保留 模式注4-
1 RO 默认值0022h RO 0001_01 RO 10_0010 RO 指示硅片版本 RW
0 RO
0 RW
0 RO
0 RW 00 RO
0 RW
1 RW
1 RW
1 RW
1 RW 0_0001 RO
0 RO
0 RO
0 RO
0
2016MicrochipTechnologyInc. DS00002117C_CN第35页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 5.11:10 暂停 [5.11,5.10] [0,0]=无暂停[1,0]=不对称暂停（链路伙伴）[0,1]=对称暂停[1,1]=对称和不对称暂停（本地设备） 5.9 100BASE-T41=能T4 0=不能T4 5.8 100BASE-TX1=能100Mbps全双工 全双工 0=不能100Mbps全双工 5.7 100BASE-TX1=能100Mbps半双工 半双工 0=不能100Mbps半双工 5.6 10BASE-T1=能10Mbps全双工 全双工 0=不能10Mbps全双工 5.5 10BASE-T1=能10Mbps半双工 半双工 0=不能10Mbps半双工 5.4:
0 选择器字段[00001]=IEEE802.3 寄存器6h—自动协商扩展 6.15:
5 保留 保留 6.4 并行检测故障1=并行检测检测到故障 0=并行检测未检测到故障 6.3 链路伙伴下一1=链路伙伴具备下一页能力 页能力 0=链路伙伴不具备下一页能力 6.2 下一页能力1=本地设备具备下一页能力 0=本地设备不具备下一页能力 6.1 收到页面 1=收到新页面 0=未收到新页面 6.0 链路伙伴自动1=链路伙伴具备自动协商能力 协商能力 0=链路伙伴不具备自动协商能力 寄存器7h—自动协商下一页 7.15 下一页 1=将后跟其他页面 0=最后一页 7.14 保留 保留 7.13 消息页面 1=消息页面 0=未格式化的页面 7.12 确认
2 1=将遵从消息 0=未能遵从消息 7.11 切换 1=传输链路代码字的先前值等于逻辑10=逻辑
0 7.10:
0 消息字段 可编码2048条消息的11位宽字段 寄存器8h—链路伙伴下一页能力 模式注4-
1 RW 00 默认值 RO
0 RO
0 RO
0 RO
0 RO
0 RO 0_0000 RORO/LHRORORO/LHRO 0000_0000_00000100 RW
0 RO
0 RW
1 RW
0 RO
0 RW 000_0000_0001 DS00002117C_CN第36页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 8.15 下一页 1=将后跟其他页面 RO 0=最后一页 8.14 确认 1=成功收到链路字 RO 0=未成功收到链路字 8.13 消息页面 1=消息页面 RO 0=未格式化的页面 8.12 确认
2 1=能够处理信息 RO 0=不能处理信息 8.11 切换 1=传输链路代码字的先前值等于逻辑
0 RO 0=传输链路代码字的先前值等于逻辑
1 8.10:
0 消息字段 — RO 寄存器9h—1000BASE-T控制 9.15:13 测试模式位 发射器测试模式工作 RW [9.15:13]模式 [000]正常工作 [001]测试模式1—发送波形测试 [010]测试模式2—在主模式下发送抖动测试 [011]测试模式3—在从模式下发送抖动测试 [100]测试模式4—发射器失真测试 [101]保留，未识别操作 [110]保留，未识别操作 [111]保留，未识别操作 使能1000BASE-T测试模式： 1)设置寄存器0h=0x0140以禁止自动协商并选择 1000Mbps速率。
2)设置寄存器9hBit[15:13]=001、010、011或 100以选择1000BASE-T测试模式之
一。
进行上述设置后，选定测试模式的测试波形会被发 送到4个差分对中的每一个上。
不需要链路伙伴。
9.12 主从手动配置1=使能主从手动配置值 RW 使能 0=禁止主从手动配置值 9.11 主从手动配置1=在主从协商期间将PHY配置为主器件 RW 值 0=在主从协商期间将PHY配置为从器件 如果禁止主从手动配置（寄存器9.12=0），则忽略 该位。
9.10 端口类型 1=指示作为多端口器件（主）操作的首选项 RW 0=指示作为单端口器件（从）操作的首选项 该位只在禁止主从手动配置（寄存器9.12=0）时 有效。
默认值00000000_0000_0000000 000 2016MicrochipTechnologyInc. DS00002117C_CN第37页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 默认值 9.9 1000BASE-T1=通告PHY能1000BASE-T全双工 全双工 0=通告PHY不能1000BASE-T全双工 9.8 1000BASE-T1=通告PHY能1000BASE-T半双工 半双工 0=通告PHY不能1000BASE-T半双工 RW
1 RW 通过MODE[3:0]配置 引脚设置。
详细信息，请参见配置 选项—KSZ9031RNX 部分。
9.7:
0 保留 写为
0，读取时忽略 寄存器Ah—1000BASE-T状态 A.15 主从配置故障1=检测到主从配置故障0=未检测到主从配置故障 A.14 主从配置解析1=本地PHY配置解析为主器件0=本地PHY配置解析为从器件 A.13 本地接收器状1=本地接收器正常（loc_rcvr_status=1） 态 0=本地接收器不正常（loc_rcvr_status=0） A.12 远程接收器状1=远程接收器正常（rem_rcvr_status=1） 态 0=远程接收器不正常（rem_rcvr_status=0） A.11 链路伙伴 1=链路伙伴能1000BASE-T全双工 1000BASE-T0=链路伙伴不能1000BASE-T全双工 全双工能力 RO — RO/LH/SC0 RO
0 RO
0 RO
0 RO
0 A.10 链路伙伴 1=链路伙伴能1000BASE-T半双工 1000BASE-T0=链路伙伴不能1000BASE-T半双工 半双工能力 RO
0 A.9:
8 保留 保留 RO 00 A.7:
0 空闲错误计数 接收器接收空闲且PMA_TXMODE.indicate=SEND_N时检测到的累积错误数。
计数器在每个rxerror_status=ERROR的符号周期递增。
RO/SC 0000_0000 寄存器Dh—MMD访问—控制 D.15:14 MMD—工作模式 对于选定的MMD器件地址（该寄存器的Bit[4:0]），RW这两位选择以下寄存器或数据操作之
一，以及MMD访问—寄存器/数据（寄存器Eh）的用法。
00=寄存器01=数据，不后递增10=数据，读写后递增11=数据，只写后递增 D.13:
5 保留 保留 RW 0000_0000_000 DS00002117C_CN第38页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 默认值 D.4:
0 MMD—器件地址 这五位用于设置MMD器件地址。
RW 0_0000 寄存器Eh—MMD访问—寄存器/数据 E.15:
0 MMD—寄存器/数据 对于选定的MMD器件地址（寄存器DhBit[4:0]），RW当寄存器DhBit[15:14]=00时，该寄存器包含MMD器件地址的读/写寄存器地址。
否则，该寄存器包含MMD器件地址及其选定寄存器地址的读/写数据值。
有关该寄存器后递增读写以进行数据操作的说明， 请参见寄存器DhBit[15:14]。
0000_0000_0000_0000 寄存器Fh—扩展状态 F.15 1000BASE-X1=PHY能执行1000BASE-X全双工 全双工 0=PHY不能执行1000BASE-X全双工 RO
0 F.14 1000BASE-X1=PHY能执行1000BASE-X半双工 半双工 0=PHY不能执行1000BASE-X半双工 RO
0 F.13 1000BASE-T1=PHY能执行1000BASE-T全双工 全双工 0=PHY不能执行1000BASE-T全双工 RO
1 F.12 1000BASE-T1=PHY能执行1000BASE-T半双工 半双工 0=PHY不能执行1000BASE-T半双工 RO
1 F.11:
0 保留 读取时忽略 RO — 注4-1RW=读/写；RO=只读；SC=自清零；LH=锁存高电平；LL=锁存低电平。
表4-4：地址 供应商特定寄存器说明 名称 说明 模式注4-
2 默认值 寄存器11h—远程环回 11.15:
9 保留 保留 RW 11.8 远程环回 1=使能远程环回 RW 0=禁止远程环回 11.7:
1 保留 保留 RW 11.0 保留 保留 RO 寄存器12h—LinkMD—电缆诊断 12.15 电缆诊断测试使能 写值：1=使能电缆诊断测试。
测试完成后，该位自清零。
0=禁止电缆诊断测试。
读值： 1=正在进行电缆诊断测试。
0=表示电缆诊断测试（如使能）已完成，可读取状态信息。
RW/SC 12.14 保留 该位应始终置为“0”。
RW 0000_00001111_01000
0 2016MicrochipTechnologyInc. DS00002117C_CN第39页 KSZ9031RNX 表4-4：地址 供应商特定寄存器说明（续） 名称 说明 模式注4-
2 12.13:12电缆诊断测试这两位用于选择测试差分对： RW 对 00=差分对A（引脚2和3） 01=差分对B（引脚5和6） 10=差分对C（引脚7和8） 11=差分对D（引脚10和11） 12.11:10保留 这两位应始终置为“00”。
RW 12.9:
8 电缆诊断状态这两位表示该寄存器Bit[13:12]中所选差分对的测试RO结果。
00=电缆状况正常（未检测到故障）01=检测到电缆开路故障10=检测到电缆短路故障11=保留 12.7:
0 电缆诊断故障对于在该寄存器Bit[9:8]中检测到的电缆开路或短路RO 数据 故障，此8位值表示到电缆故障的距离。
寄存器13h—数字PMA/PCS状态 13.15:
3 保留 保留 RO/LH 13.2 1000BASE-T1000BASE-T链路状态 RO 链路状态 1=链路状态正常 0=链路状态不正常 13.1 100BASE-TX100BASE-TX链路状态 RO 链路状态 1=链路状态正常 0=链路状态不正常 13.0 保留 保留 RO 寄存器15h—RXER计数器 15.15:
0 RXER计数器符号错误帧的接收错误计数器 RO/RC 寄存器1Bh—中断控制/状态 1B.15 允许Jabber1=允许Jabber中断 RW 中断 0=禁止Jabber中断 1B.14 允许接收错误1=允许接收错误中断 RW 中断 0=禁止接收错误中断 1B.13 允许收到页面1=允许收到页面中断 RW 中断 0=禁止收到页面中断 1B.12 允许并行检测1=允许并行检测故障中断 RW 故障中断 0=禁止并行检测故障中断 1B.11 允许链路伙伴1=允许链路伙伴确认中断 RW 确认中断 0=禁止链路伙伴确认中断 1B.10 允许链路断开1=允许链路断开中断 RW 中断 0=禁止链路断开中断 默认值00 0000 0000_0000 0000_0000_0000_00000000_0000_0000_0000000000 DS00002117C_CN第40页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-4：地址 供应商特定寄存器说明（续） 名称 说明 1B.9 允许远程故障1=允许远程故障中断 中断 0=禁止远程故障中断 1B.8 允许链路建立1=允许链路建立中断 中断 0=禁止链路建立中断 1B.7 Jabber中断 1=发生Jabber0=未发生Jabber 1B.6 接收错误中断1=发生接收错误0=未发生接收错误 1B.5 页面接收中断1=发生页面接收0=未发生页面接收 1B.4 并行检测故障1=发生并行检测故障 中断 0=未发生并行检测故障 1B.3 链路伙伴确认1=发生链路伙伴确认 中断 0=未发生链路伙伴确认 1B.2 链路断开中断1=发生链路断开0=未发生链路断开 1B.1 远程故障中断1=发生远程故障0=未发生远程故障 1B.0 链路建立中断1=发生链路建立0=未发生链路建立 寄存器1Ch—自动MDI/MDI-
X 1C.15:
8 保留 保留 1C.7 MDI设置 当交换（该寄存器的Bit[6]）置为有效
（1）时，1=PHY被设置为以MDI模式工作0=PHY被设置为以MDI-X模式工作当交换置为无效
（0）时，该位不起作用。
1C.6 交换 1=禁止自动MDI/MDI-X功能0=使能自动MDI/MDI-X功能 1C.5:
0 保留 保留 寄存器1Fh—PHY控制 1F.15 保留 保留 1F.14 中断电平 1=中断引脚高电平有效0=中断引脚低电平有效 1F.13:12保留 保留 1F.11:10保留 保留 1F.9 使能Jabber1=使能Jabber计数器 0=禁止Jabber计数器 1F.8:
7 保留 保留 模式注4-
2 RW
0 RW
0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 默认值 RW 0000_0000 RW
0 RW
0 RW 00_0000 RW
0 RW
0 RW 00 RO/LH/RC00 RW
1 RW 00 2016MicrochipTechnologyInc. DS00002117C_CN第41页 KSZ9031RNX 表4-4：地址 1F.61F.51F.41F.3 1F.2 1F.11F.0 注4-
2 供应商特定寄存器说明（续） 名称 说明 模式注4-
2 速度状态 1=指示芯片最终速率状态为1000BASE-
T 1000BASE-
T RO
0 速度状态 1=指示芯片最终速率状态为100BASE-TX 100BASE-TX RO
0 速度状态10BASE-
T 1=指示芯片最终速率状态为10BASE-
T RO
0 双工状态 1000BASE-T主/从状态保留 指示芯片双工状态1=全双工0=半双工 指示芯片主/从状态1=1000BASE-T主模式0=1000BASE-T从模式 保留 RO
0 RO
0 RW
0 链路状态检查1=失败 失败 0=不失败 RO
0 RW=读/写；RO=只读；SC=自清零；RC=读清零；LH=锁存高电
为此，我们将不断改进出版物的内容和质量，使之更好地满足您的需求。
出版物的质量将随新文档及更新版本的推出而得到提升。
如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司TRC经理，电子邮件地址为CTRC@。
我们期待您的反馈。
最新数据手册 欲获得本数据手册的最新版本，请访问我公司网站： 查看数据手册中任意一页下边角处的文献编号即可确定其版本。
文献编号中紧跟数字串后的字母是版本号，例如：DS30000000A_CN是文档的A版本。
勘误表 现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。
一旦我们了解到器件/文档存在某些差异时，就会发布勘误表。
勘误表上将注明其所适用的硅片版本和文件版本。
欲了解某一器件是否存在勘误表，请通过以下方式之一查询：•Microchip网站•当地Microchip销售办事处（见最后一页）在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。
客户通知系统 欲及时获知Microchip产品的最新信息，请到我公司网站上注册。
DS00002117C_CN第2页 2016MicrochipTechnologyInc. KSZ9031RNX 目录 1.0简介
.................................................................................................................................................................................................
42.0引脚说明和配置...............................................................................................................................................................................
53.0功能描述........................................................................................................................................................................................
134.0寄存器说明....................................................................................................................................................................................
315.0工作特性........................................................................................................................................................................................
526.0电气特性........................................................................................................................................................................................
537.0时序图...........................................................................................................................................................................................
578.0复位电路........................................................................................................................................................................................
639.0参考电路—LED配置引脚.............................................................................................................................................................
6510.0参考时钟—连接和选择..............................................................................................................................................................
6611.0片上LDO控制器—MOSFET选择.............................................................................................................................................
6612.0磁性—连接和选择.....................................................................................................................................................................
6713.0封装外形......................................................................................................................................................................................
69附录A：数据手册版本历史.................................................................................................................................................................
74Microchip网站.....................................................................................................................................................................................
75变更通知客户服务...............................................................................................................................................................................
75客户支持..............................................................................................................................................................................................
75产品标识体系......................................................................................................................................................................................
76 2016MicrochipTechnologyInc. DS00002117C_CN第3页 KSZ9031RNX 1.0简介 1.1产品概览 KSZ9031RNX是一种完全集成的三速（10BASE-T/100BASE-TX/1000BASE-T）以太网物理层收发器，用于通过标准CAT-5非屏蔽双绞线（unshieldedtwistedpair，UTP）电缆发送和接收数据。KSZ9031RNX提供了简化的千兆位介质独立接口（ReducedGigabitMediaIndependentInterface，RGMII），可直接连接到千兆以太网处理器和交换机中的RGMIIMAC，实现10/100/1000Mbps的数据传输。
KSZ9031RNX为四个差分对使用了片上端接电阻，并通过集成LDO控制器来驱动低成本MOSFET提供1.2V内核电压，从而降低了电路板成本并简化了电路板布线。
KSZ9031RNX提供了诊断功能，以便于在生产测试和产品部署期间启动和调试系统。
本产品支持参数化NAND树，可方便地检测KSZ9031I/O与电路板之间是否存在故障。
LinkMD®基于TDR的电缆诊断功能可识别有故障的铜缆布线。
远程和本地环回功能可验证模拟和数字数据路径。
标准的KSZ9031RNX采用48引脚无脚QFN封装；经AEC-Q100认定满足汽车应用要求的部件KSZ9031RNXUA和KSZ9031RNXVA采用48引脚无脚WQFN封装。
图1-1： 系统框图 ON-CHIPTERMINATIONRESISTORS MAGNETICS 10/100/1000MbpsRGMII ETHERNETMAC RGMII MDC/MDIOMANAGEMENT KSZ9031RNX (SYSTEMPOWERCIRCUIT) PME_
N VIN3.3VA LDOCONTROLLER VOUT1.2V(FORCOREVOLTAGES) RJ-45CONNECTOR MEDIATYPES10Base-T100Base-TX1000Base-
T DS00002117C_CN第4页 2016MicrochipTechnologyInc. 2.0引脚说明和配置 图2-1： 48-QFN引脚分配（俯视图） KSZ9031RNX ISETNCXIXOAVDDL_PLLLDO_ORESET_NCLK125_NDO/LED_MODEDVDDHDVDDLINT_N/PME_N2MDIO 484746454443424140393837 AVDDH1TXRXP_A2TXRXM_A3 AVDDL4TXRXP_B5TXRXM_B6TXRXP_C7TXRXM_C8 AVDDL9TXRXP_D10TXRXM_D11 AVDDH12 KSZ9031RNX PADDLEGROUND(ONBOTTOMOFCHIP) 36MDC35RPHX_YCALDK2/34DVDDH RX_DV/33CLK125_EN RXD0/32MODE0 RXD1/31MODE130DVDDL 29VSS 28RXD2/MODE2 27RXD3/MODE3 26DVDDL 25TX_EN 131415161718192021222324 NCDVDDLLED2/PHYAD1DVDDHLED1/PME_N1/PHYAD0DVDDL TXD0TXD1TXD2TXD3DVDDLGTX_CLK 2016MicrochipTechnologyInc. DS00002117C_CN第5页 KSZ9031RNX 表2-1：信号—KSZ9031RNX 引脚编号 引脚名称 类型 说明 注2-
1 1 AVDDH P3.3V/2.5V（只适用于商业级温度范围）模拟VDD 介质相关接口[0]，差分对的正信号 1000BASE-T模式：
2 TXRXP_
A I/OTXRXP_A分别对应于MDI配置的BI_DA+和MDI-X配置的BI_DB+。
10BASE-T/100BASE-TX模式： TXRXP_A分别是MDI配置的正发送信号（TX+）和MDI-X配置的正接收信 号（RX+）。
介质相关接口[0]，差分对的负信号 1000BASE-T模式：
3 TXRXM_
A I/OTXRXM_A分别对应于MDI配置的BI_DA–和MDI-X配置的BI_DB–。
10BASE-T/100BASE-TX模式： TXRXM_A分别是MDI配置的负发送信号（TX–）和MDI-X配置的负接收信 号（RX–）。
4 AVDDL
P 1.2V模拟VDD 介质相关接口[1]，差分对的正信号 1000BASE-T模式：
5 TXRXP_
B I/OTXRXP_B分别对应于MDI配置的BI_DB+和MDI-X配置的BI_DA+。
10BASE-T/100BASE-TX模式： TXRXP_B分别是MDI配置的正接收信号（RX+）和MDI-X配置的正发送信 号（TX+）。
介质相关接口[1]，差分对的负信号 1000BASE-T模式：
6 TXRXM_
B I/OTXRXM_B分别对应于MDI配置的BI_DB–和MDI-X配置的BI_DA–。
10BASE-T/100BASE-TX模式： TXRXM_B分别是MDI配置的负接收信号（RX–）和MDI-X配置的负发送信 号（TX–）。
介质相关接口[2]，差分对的正信号 1000BASE-T模式：
7 TXRXP_
C I/OTXRXP_C分别对应于MDI配置的BI_DC+和MDI-X配置的BI_DD+。
10BASE-T/100BASE-TX模式： TXRXP_C未使用。
介质相关接口[2]，差分对的负信号 1000BASE-T模式：
8 TXRXM_
C I/OTXRXM_C分别对应于MDI配置的BI_DC–和MDI-X配置的BI_DD–。
10BASE-T/100BASE-TX模式： TXRXM_C未使用。
9 AVDDL
P 1.2V模拟VDD DS00002117C_CN第6页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 介质相关接口[3]，差分对的正信号 1000BASE-T模式： 10 TXRXP_
D I/OTXRXP_D分别对应于MDI配置的BI_DD+和MDI-X配置的BI_DC+。
10BASE-T/100BASE-TX模式： TXRXP_D未使用。
介质相关接口[3]，差分对的负信号 1000BASE-T模式： 11 TXRXM_
D I/OTXRXM_D分别对应于MDI配置的BI_DD–和MDI-X配置的BI_DC–。
10BASE-T/100BASE-TX模式： TXRXM_D未使用。
12 AVDDH P3.3V/2.5V（只适用于商业级温度范围）模拟VDD 13 NC —未连接。
该引脚未连接，可连接到数字地，以实现与KSZ9021RN千兆PHY 的占用空间兼容性。
14 DVDDL
P 1.2V数字VDD 2016MicrochipTechnologyInc. DS00002117C_CN第7页 KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 LED输出：可编程LED2输出配置模式：在上电/复位期间，上拉/下拉值被锁存为PHYAD[1]。
详细信息，请参见配置选项—KSZ9031RNX部分。
LED2引脚通过LED_MODE配置选项（引脚41）编程，定义如下：单LED模式 链路 引脚状态 LED定义 链路关闭
H 关闭 链路开启（任意速率）
L 开启 三色双LED模式 链路/活动 引脚状态 LED2 LED1 LED定义 LED2 LED1 15 LED2/ I/O链路关闭 PHYAD1
H H 关闭 关闭 1000链路/无活动
L H 开启 关闭 1000链路/活动（RX，TX） 切换
H 闪烁 关闭 100链路/无活动
H L 关闭 开启 100链路/活动（RX，TX）
H 切换 关闭 闪烁 10链路/无活动
L L 开启 开启 10链路/活动（RX，TX） 切换 切换 闪烁 闪烁 对于三色双LED模式，LED2与LED1（引脚17）一起指示10Mbps链路和活动。
16 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O DS00002117C_CN第8页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 LED1输出：可编程LED1输出配置模式：在上电/复位期间，该引脚上的电压被采样和锁存，以确定PHYAD[0]的值。
详细信息，请参见配置选项—KSZ9031RNX部分。
PME_N输出：可编程PME_N输出（引脚选项1）。
为使该引脚正常工作，需要为DVDDH（数字VDD_I/O）提供1.0kΩ至4.7kΩ范围的外部上拉电阻。
当置为低电平时，该引脚发出发生WOL事件的信号。
该引脚并非所有工作模式的漏极开路。
LED1引脚通过LED_MODE配置选项（引脚41）编程，定义如下： 单LED模式 活动 引脚状态 LED定义 无活动
H 关闭 活动（RX，TX）三色双LED模式 LED1/ 17 PHYAD0/ I/O链路/活动 PME_N1 链路关闭 切换 闪烁 引脚状态 LED2 LED1
H H LED定义 LED2 LED1 关闭 关闭 1000链路/无活动
L H 开启 关闭 1000链路/活动（RX，TX） 切换
H 闪烁 关闭 100链路/无活动
H L 关闭 开启 100链路/活动（RX，TX）
H 切换 关闭 闪烁 10链路/无活动
L L 开启 开启 10链路/活动（RX，TX） 切换 切换 闪烁 闪烁 对于三色双LED模式，LED1与LED2（引脚15）一起指示10Mbps链路和活动。
18 DVDDL
P 1.2V数字VDD 19 TXD0
I RGMII模式：RGMIITD0（发送数据0）输入 20 TXD1
I RGMII模式：RGMIITD1（发送数据1）输入 21 TXD2
I RGMII模式：RGMIITD2（发送数据2）输入 22 TXD3
I RGMII模式：RGMIITD3（发送数据3）输入 23 DVDDL
P 1.2V数字VDD 24 GTX_CLK
I RGMII模式：RGMIITXC（发送参考时钟）输入 2016MicrochipTechnologyInc. DS00002117C_CN第9页 KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 25 TX_EN
I RGMII模式：RGMIITX_CTL（发送控制）输入 26 DVDDL
P 1.2V数字VDD RXD3/ RGMII模式：RGMIIRD3（接收数据3）输出 27 MODE3 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE3。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RXD2/ RGMII模式：RGMIIRD2（接收数据2）输出 28 MODE2 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE2。
详细信息， 请参见配置选项—KSZ9031RNX部分。
29 VSS GND数字地 30 DVDDL
P 1.2V数字VDD RXD1/ RGMII模式：RGMIIRD1（接收数据1）输出 31 MODE1 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE1。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RXD0/ RGMII模式：RGMIIRD0（接收数据0）输出 32 MODE0 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为MODE0。
详细信息， 请参见配置选项—KSZ9031RNX部分。
RX_DV/ RGMII模式：RGMIIRX_CTL（接收控制）输出 33 CLK125_ENI/O配置模式：上电/复位期间锁存为CLK125_NDO输出使能。
详细信息，请参 见配置选项—KSZ9031RNX部分。
34 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O RX_CLK/ RGMII模式：RGMIIRXC（接收参考时钟）输出 35 PHYAD2 I/O配置模式：在上电/复位期间，上拉/下拉值被锁存为PHYAD[2]。
详细信息， 请参见配置选项—KSZ9031RNX部分。
36 MDC Ipu管理数据时钟输入 该引脚是MDIO（引脚37）的输入参考时钟。
管理数据输入/输出 37 MDIO Ipu/O该引脚与MDC（引脚36）同步，需要为DVDDH（数字VDD_I/O）提供1.0kΩ 至4.7kΩ范围的外部上拉电阻。
中断输出：可编程中断输出，使用寄存器1Bh作为中断控制/状态寄存器时， 可用于编程中断条件和读取中断状态。
寄存器1FhBit[14]将中断输出设置为 低电平有效（默认）或高电平有效。
38 INT_N/ OPME_N输出：可编程PME_N输出（引脚选项2）。
当置为低电平时，该引 PME_N2 脚发出发生WOL事件的信号。
对于中断（低电平有效）和PME功能，该引脚需要为DVDDH（数字VDD_I/O）提供1.0kΩ至4.7kΩ范围的外部上拉电阻。
该引脚并非所有工作模式的漏极开路。
39 DVDDL
P 1.2V数字VDD 40 DVDDH
P 3.3V、2.5V或1.8V数字VDD_I/O DS00002117C_CN第10页 2016MicrochipTechnologyInc. KSZ9031RNX 表2-1：信号—KSZ9031RNX（续） 引脚编号 引脚名称 类型 说明 注2-
1 125MHz时钟输出 41 CLK125_NDO/I/O该引脚提供125MHz参考时钟输出选项供MAC使用。
LED_MODE 配置模式：在上电/复位期间，上拉/下拉值被锁存为LED_MODE。
详细信 息，请参见配置选项—KSZ9031RNX部分。
芯片复位（低电平有效） 42 RESET_
N Ipu在RESET_N取消置位（上升沿）时，配置硬件引脚配置。
详细信息，请参 见配置选项—KSZ9031RNX部分。
片上1.2VLDO控制器输出 43 LDO_
O O该引脚驱动P沟道MOSFET输入栅极，为芯片生成1.2V的核心电压。
如果 系统提供1.2V电压且该引脚未使用，则可以悬空。
44 AVDDL_PLL P用于PLL的1.2V模拟VDD 45 XO O25MHz晶振反馈 如果使用振荡器或外部时钟源，则该引脚无连接。
46 XI
I 晶振/振荡器/外部时钟输入 25MHz±50ppm容差 未连接 47 NC —该引脚未连接，可连接到AVDDH电源，以实现与KSZ9021RN千兆PHY的 占用空间兼容性。
48ISETI/O设在置该发引送脚输上出连电接平一个接地的12.1kΩ1%电阻。
焊盘注2-
1 P_GND GND 芯片底部的裸露焊盘将P_GND连接到地。
P=电源GND=地I=输入O=输出I/O=双向Ipu=带内部上拉的输入（值见6.0节，“电气特性”）。
Ipu/O=上电/复位期间带内部上拉（值见6.0节，“电气特性”）的输入；否则为输出引脚。
2016MicrochipTechnologyInc. DS00002117C_CN第11页 KSZ9031RNX 引脚配置在上电或复位期间锁存。
在某些系统中，MAC接收输入引脚可能在上电或复位期间被驱动，并因此导致RGMII信号上的PHY配置引脚被锁存到不正确的配置。
在这种情况下，应在PHY配置引脚上添加外部上拉或下拉电阻，以确保将PHY配置为正确的引脚配置模式。
表2-2：配置选项—KSZ9031RNX 引脚编号 引脚名称 类型 说明 注2-
2 PHY地址PHYAD[2:0]在上电/复位时被采样和锁存，并可配置为
0 35 PHYAD2 I/O 到7之间的任何值。
每个PHY地址位的配置如下： 15 PHYAD1 I/O 上拉=
1 17 PHYAD0 I/O 下拉=
0 PHY地址的Bit[4:3]始终设置为“00”。
MODE[3:0]配置引脚在上电/复位时被采样和锁存，定义如下： MODE[3:0]模式 0000 保留—未使用 0001 保留—未使用 0010 保留—未使用 0011 保留—未使用 0100 NAND树模式 0101 保留—未使用 27 MODE3 I/O 0110 保留—未使用 28 MODE2 I/O 0111 芯片掉电模式 31 MODE1 I/O 32 MODE0 I/O 1000 保留—未使用 1001 保留—未使用 1010 保留—未使用 1011 保留—未使用 1100 RGMII模式—只通告1000BASE-T全双工 1101 RGMII模式—只通告1000BASE-T全双工和半双工 1110 RGMII模式—通告除1000BASE-T半双工以外的所有能力（10/100/1000速率半/全双工） 1111 RGMII模式—通告所有能力（10/100/1000速率半/全双工） CLK125_EN在上电/复位时被采样和锁存，定义如下： 上拉
（1）=使能125MHz时钟输出 33 CLK125_EN I/O 下拉
（0）=禁止125MHz时钟输出 引脚41（CLK125_NDO）提供125MHz参考时钟输出选项供MAC 使用。
LED_MODE在上电/复位时被采样和锁存，定义如下： 41 LED_MODE I/O 上拉
（1）=单LED模式 下拉
（0）=三色双LED模式 注2-2I/O=双向。
DS00002117C_CN第12页 2016MicrochipTechnologyInc. KSZ9031RNX 3.0功能描述 KSZ9031RNX是一种完全集成的三速（10BASE-T/100BASE-TX/1000BASE-T）以太网物理层收发器解决方案，用于通过标准CAT-5非屏蔽双绞线（UTP）电缆发送和接收数据。
KSZ9031RNX为四个差分对使用了片上端接电阻，并通过集成LDO控制器来驱动低成本MOSFET提供1.2V内核电压，从而降低了电路板成本并简化了电路板布线。
在铜介质接口上，KSZ9031RNX能够自动检测并修正差分对错位和极性反转，同时修正四个差分对之间的传播延时和重新同步时序，如IEEE802.3标准中针对1000BASE-T操作所做的规定。
KSZ9031RNX提供了RGMII接口，可连接到千兆以太网处理器和交换机中的RGMIIMAC，实现10/100/1000Mbps的数据传输。
图3-1显示了KSZ9031RNX的高阶框图。
图3-1： KSZ9031RNX框图 MEDIAINTERFACE PMATX10/100/1000 PMARX1000 PMARX100 CLOCKRESET CONFIGURATIONS PCS1000PCS100 RGMIIINTERFACE PMARX10 PCS10 AUTONEGOTIATION LEDDRIVERS 3.110BASE-T/100BASE-TX收发器 3.1.1100BASE-TX发送 100BASE-TX发送功能执行并行到串行转换、4B/5B编码、加扰、NRZ到NRZI转换及MLT-3编码和发送。
该电路从并行到串行转换开始，该转换将来自MAC的MII数据转换为125MHz串行比特流。
然后将数据和控制流转换成4B/5B编码，后跟加扰器。
串行化数据进一步从NRZ转换为NRZI格式，然后在MLT-3电流输出中发送。
输出电流由1:1变压比的外部12.1kΩ1%电阻设置。
输出信号具有4ns的典型上升/下降时间，符合关于幅度平衡和过冲的ANSITP-PMD标准。
波形10BASE-T输出也并入100BASE-TX发射器。
3.1.2100BASE-TX接收 100BASE-TX接收功能执行自适应均衡、直流恢复、MLT-3到NRZI转换、数据和时钟恢复、NRZI到NRZ转换、解扰、4B/5B译码及串行到并行转换。
接收侧从均衡滤波器开始，以补偿双绞线电缆上的符号间干扰（inter-symbolinterference，ISI）。
由于幅度损耗和相位失真是电缆长度的函数，均衡器必须调整其特性以优化性能。
在该设计中，可变均衡器基于输入信号强度与某些已知电缆特性的比较进行初始估计，然后调谐自身进行优化。
这是一个持续的过程，并将针对环境变化（如温度变化）进行自我调整。
2016MicrochipTechnologyInc. DS00002117C_CN第13页 KSZ9031RNX 接下来，均衡后的信号通过直流恢复和数据转换块。
直流恢复电路补偿基线漂移的影响，并提升动态范围。
差分数据转换电路将MLT-3格式转换回NRZI。
限幅阈值也是自适应的。
时钟恢复电路从NRZI信号边沿提取125MHz时钟。
然后，该恢复时钟用于将NRZI信号转换为NRZ格式。
信号通过解扰器发送，后跟4B/5B译码器。
最后，NRZ串行数据被转换为RGMII格式，并作为输入数据提供给MAC。
3.1.3加扰器/解扰器（仅限100BASE-TX）加扰器的用途是扩展信号功率谱以减少电磁干扰（icinterference，EMI）和基线漂移。
发送的数据使用11位宽线性反馈移位寄存器（linearfeedbackshiftregister，LFSR）进行加扰。
加扰器产生2047比特的非重复序列，然后接收器使用与发射器相同的序列对输入数据流进行解扰。
3.1.410BASE-T发送10BASE-T输出驱动器集成在100BASE-TX驱动器中，以允许使用相同的磁性传输。
驱动器执行内部波形整形和预加重，并在标准10BASE-T模式下输出峰值为2.5V的典型幅度信号，在10BASE-Te节能模式下输出峰值为1.75V的典型幅度信号。
10BASE-T/10BASE-Te信号具有谐波含量，当由全1曼彻斯特编码信号驱动时，其谐波含量比基频至少低31dB。
3.1.510BASE-T接收接收侧使用了输入缓冲器和电平检测静噪电路。
差分输入接收器电路和锁相环（phase-lockedloop，PLL）执行译码功能。
曼彻斯特编码的数据流被分成时钟信号和NRZ数据。
静噪电路抑制电平低于300mV或具有短脉冲宽度的信号，以防止接收输入处的噪声错误地触发译码器。
当输入超过静噪限制时，PLL锁定到输入信号，KSZ9031RNX译码数据帧。
接收器时钟在接收数据帧之间的空闲时段保持活动状态。
KSZ9031RNX删除所有7个字节的前导码，并从SFD（帧起始定界符）开始向MAC显示接收的帧。
针对接收差分对提供了自动极性修正功能，以自动交换和修复布线中错误的+/-极性布线。
3.21000BASE-T收发器 1000BASE-T收发器基于混合信号/数字信号处理（Digital-SignalProcessing，DSP）架构，包括模拟前端、数字通道均衡器、网格编码器/译码器、回波消除器、串扰消除器、精密时钟恢复方案和节能的线路驱动器。
图3-2显示了用于四个差分对之一的1000BASE-T收发器的单个通道的高阶框图。
DS00002117C_CN第14页 2016MicrochipTechnologyInc. KSZ9031RNX 图3-2： KSZ9031RNX1000BASE-T框图—单通道 XTAL CLOCKGENERATION TXSIGNAL TRANSMITBLOCK ANALOGHYBRID BASELINEWANDERCOMPENSATION AGC RXSIGNAL ECHOCANCELLER RX- ADC + OTHERCHANNELS NEXTNECXATNCCaEnLcLeElleRrNEXTCanceller SIDE-STREAMSCRAMBLER ANDSYMBOLENCODER PCSSTATEMACHINES PAIRSWAPAND ALIGNUNIT LEDDRIVER DESCRAMBLER+ DECODER FFE SLICER CLOCKANDPHASERECOVERY DFE AUTONEGOTIATION PMASTATEMACHINES MIIREGISTERS MIIMANAGEMENT CONTROL 3.2.1模拟回波消除电路在1000BASE-T模式下，模拟回波消除电路有助于减少近端回波。
该模拟混合电路减轻了ADC和自适应均衡器的负担。
该电路在10BASE-T/100BASE-TX模式下禁止。
3.2.2自动增益控制（AGC）在1000BASE-T模式下，自动增益控制（AutomaticGainControl，AGC）电路提供初始增益调整，以提升信号电平。
该预调节电路用于改善接收信号的信噪比。
3.2.3模数转换器（ADC）在1000BASE-T模式下，模数转换器（Analog-to-DigitalConverter，ADC）将输入信号数字化。
ADC性能对收发器的整体性能至关重要。
该电路在10BASE-T/100BASE-TX模式下禁止。
3.2.4时序恢复电路在1000BASE-T模式下，混合信号时钟恢复电路与数字锁相环一起用于从接收的数据恢复和跟踪输入时序信息。
数字锁相环具有极低的长期抖动，以最大化接收信号的信噪比。
1000BASE-T从PHY必须将从接收到的数据恢复的确切接收时钟频率发送回1000BASE-T主PHY。
否则，长时间传输后，主PHY和从PHY会不同步。
此外，这也有助于促进回波消除和NEXT（近端串扰）去除。
3.2.5自适应均衡器在1000BASE-T模式下，自适应均衡器提供以下功能：•部分响应信令的检测•去除NEXT和ECHO噪声•通道均衡由于阻抗失配，模拟并合未去除的残余回波会使信号质量降级。
KSZ9031RNX使用数字回波消除器来进一步减少接收信号上的回波分量。
在1000BASE-T模式下，在所有四对导线（四个通道）上同时进行数据发送和接收。
这会导致来自相邻导线的高频串扰。
KSZ9031RNX在每个接收通道上使用三个NEXT消除器来最小化其他三个通道引起的串扰。
2016MicrochipTechnologyInc. DS00002117C_CN第15页 KSZ9031RNX 在10BASE-T/100BASE-TX模式下，自适应均衡器只需消除符号间干扰并从输入数据恢复通道损耗。
3.2.6网格编码器和译码器在1000BASE-T模式下，发送的8位数据被加扰成9位符号，并进一步被编码为4D-PAM5符号。
当在同一个电路板上使用多个KSZ9031RNX时，通过特定PHY地址确定初始加扰器种子以减少EMI。
在接收侧，首先检查空闲流。
加扰器种子、对偏斜、对顺序和极性必须通过逻辑加以解决。
然后，将输入的4D-PAM5数据转换成9位符号并解扰为8位数据。
3.3自动MDI/MDI-
X 自动MDI/MDI-X功能无需确定在KSZ9031RNX与其链路伙伴之间使用的是直连电缆还是交叉电缆。
该自动检测功能可检测链路伙伴的MDI/MDI-X对映射，并相应地分配KSZ9031RNX的MDI/MDI-X对映射。
表3-1显示了MDI/MDI-X引脚映射的KSZ9031RNX10/100/1000引脚配置分配。
表3-1：MDI/MDI-X引脚映射 引脚（RJ-45对） 1000BASE-
T MDI100BASE-
T 10BASE-
T 1000BASE-
T MDI-X100BASE-
T 10BASE-
T TXRXP/M_A（1，2） TXRXP/M_B（3，6） TXRXP/M_C（4，5） TXRXP/M_D（7，8） A+/–B+/–C+/–D+/– TX+/–RX+/–未使用未使用 TX+/–RX+/–未使用未使用 B+/–A+/–D+/–C+/– RX+/–TX+/–未使用未使用 RX+/–TX+/–未使用未使用 自动MDI/MDI-X默认使能。
可通过向寄存器1ChBit[6]写入1来禁止。
如果自动MDI/MDI-X被禁止，则MDI和MDI-X模式由寄存器1ChBit[7]设置。
推荐使用具有对称发送和接收数据路径的隔离变压器，以支持自动MDI/MDI-
X。
3.4对交换、对齐和极性检查 在1000BASE-T模式下，KSZ9031RNX•检测错误的通道顺序并自动恢复
A、B、C和D对（四个通道）的对顺序。
•根据IEEE802.3标准，支持50ns±10ns的通道对间传播延时差，并自动修正数据偏斜，以便修正的四对数据符 号同步。
差分信号的错误对极性可自动针对所有速度进行修正。
3.5波形整形、转换率控制和部分响应 在通信系统中，使用信号传输编码方法来提供噪声整形功能并使传输通道中的失真和误差最小化。
•对于1000BASE-
T，使用特殊的部分响应信令方法来为传输路径提供频带限制功能。
•对于100BASE-TX，使用简单的转换率控制方法来最小化EMI。
•对于10BASE-
T，使用预加重来扩展通过电缆的信号质量。
3.6PLL时钟合成器 KSZ9031RNX可为系统时序产生125MHz、25MHz和10MHz的时钟。
内部时钟从外部25MHz晶振或参考时钟生成。
DS00002117C_CN第16页 2016MicrochipTechnologyInc. KSZ9031RNX 3.7自动协商 KSZ9031RNX符合IEEE802.3规范第28条中定义的自动协商协议。
自动协商使得UTP（非屏蔽双绞线）链路伙伴能够选择最高的共模工作模式。
在自动协商期间，链路伙伴跨UTP链路彼此通告能力，然后将自己的能力与链路伙伴通告的能力进行比较。
选择两个链路伙伴共同的最高速率和双工设置作为工作模式。
以下列表显示了从高到低排列的速率和双工工作模式： •优先级1：1000BASE-
T，全双工•优先级2：1000BASE-
T，半双工•优先级3：100BASE-TX，全双工•优先级4：100BASE-TX，半双工•优先级5：10BASE-
T，全双工•优先级6：10BASE-
T，半双工 如果不支持自动协商或强制KSZ9031RNX链路伙伴旁路掉10BASE-T和100BASE-TX模式的自动协商，则KSZ9031RNX通过观察其接收器处的输入信号来设置工作模式。
这被称为并行检测，它使得KSZ9031RNX能够通过在没有自动协商通告协议的情况下监听固定信号协议来建立链路。
自动协商链路建立过程如图3-3所示。
图3-3： 自动协商流程图 STARTAUTO-NEGOTIATION FORCELINKSETTING NO YES BYPASSAUTO-NEGOTIATIONANDSETLINKMODE ATTEMPTAUTONEGOTIATION PARALLELOPERATION LISTENFOR100BASE-TXIDLES LISTENFOR10BASE-TLINKPULSES NO JOINFLOW LINKMODESET?
YES LINKMODESET 1000BASE-T模式需要自动协商，并始终使用自动协商建立链路。
在1000BASE-T自动协商期间，首先要在链路伙伴间解析主从配置。
然后通过链路伙伴之间的最高共同能力建立链路。
自动协商在上电或硬件复位后默认使能。
之后，可以通过寄存器0hBit[12]使能或禁止自动协商。
如果禁止自动协商，则速率由寄存器0hBit[6，13]设置，双工由寄存器0hBit[8]设置。
如果速率发生实时变化，则断开链路并开始自动协商和并行检测，直到为链路重新建立了KSZ9031RNX与其链路伙伴之间的共同速率。
如果链路已建立且在运行期间无速率变化，则除非通过寄存器0hBit[9]重新启动自动协商，或发生链路断开到链路建立的转换（即断开并重新连接电缆），否则更改（例如，双工和暂停能力）不会生效。
2016MicrochipTechnologyInc. DS00002117C_CN第17页 KSZ9031RNX 自动协商完成后，链路状态在寄存器1hBit[2]中更新，链路伙伴能力在寄存器5h、6h、8h和Ah中更新。
自动协商有限状态机使用间隔计时器来管理自动协商过程。
表3-2总结了这些计时器在正常工作条件下的持续时间。
表3-2：自动协商计时器自动协商间隔计时器 持续时间 发送突发间隔发送脉冲间隔FLP检测最小时间FLP检测最大时间接收最小突发间隔接收最大突发间隔数据检测最小间隔数据检测最大间隔NLP测试最小间隔NLP测试最大间隔链路丢失时间断开链路时间并行检测等待时间链路使能等待时间 16ms68µs17.2µs185µs6.8ms112ms35.4µs95µs4.5ms30ms52ms1480ms830ms1000ms 3.8仅限10/100Mbps速率 某些应用要求将链路建立速率仅限于10/100Mbps。
上电/复位后，通过编程以下寄存器设置，KSZ9031RNX能够被限制为自动协商和仅限10/100Mbps速率建立链路：
1.设置寄存器0hBit[6]='0'以删除1000Mbps速率。
2.设置寄存器9hBit[9:8]='00'以删除1000Mbps全/半双工的自动协商通告。
3.向寄存器0hBit[9]（自清零位）写入“1”，强制重新启动自动协商。
自动协商和10BASE-T/100BASE-TX速率只使用差分对A（引脚2和3）和B（引脚5和6）。
差分对C（引脚7和8）和D（引脚10和11）可保留为无连接。
3.9RGMII接口 根据RGMII版本2.0规范，简化的千兆位介质独立接口（RGMII）支持片上数据到时钟延时时序，具有用于外部延时时序和调整并修正TX及RX时序路径的编程选项。
RGMII在RGMIIPHY和MAC间提供通用接口，并具有以下主要特性： •引脚数从IEEE千兆位介质独立接口（GigabitMediaIndependentInterface，GMII）的24引脚减少到RGMII的12引脚。
•半双工和全双工支持所有速率（10Mbps、100Mbps和1000Mbps）。
•数据发送和接收相互独立，隶属不同的信号组。
•发送数据和接收数据均为四位宽（半字节）。
在RGMII工作模式下，RGMII引脚的功能如下： •MAC发起发送参考时钟（TransmitReferenceClock，TCX）：1000Mbps为125MHz、100Mbps为25MHz以及10Mbps为2.5MHz。
•PHY恢复并发起接收参考时钟（ReceiveReferenceClock，RXC）：1000Mbps为125MHz、100Mbps为25MHz以及10Mbps为2.5MHz。
•对于1000BASE-
T，发送数据TXD[3:0]出现在TXC的两个边沿，接收数据RXD[3:0]在恢复的125MHz时钟RXC的两个边沿触发时钟输出。
•对于10BASE-T/100BASE-TX，MAC保持TX_CTL为低电平，直到PHY和MAC以相同速率运行。
在速率转换期 DS00002117C_CN第18页 2016MicrochipTechnologyInc. KSZ9031RNX 间，接收时钟在正或负脉冲上延长，以确保不会向MAC提供时钟毛刺。
•TX_ER和RX_ER分别与TX_EN和RX_DV组合，形成TX_CTL和RX_CTL。
这两个RGMII控制信号在时钟下 降沿有效。
上电或复位后，如果MODE[3:0]配置引脚设置为RGMII模式能力选项之
一，则KSZ9031RNX将配置为RGMII模式。
请参见配置选项—KSZ9031RNX部分。
KSZ9031RNX可以选择在CLK125_NDO引脚上输出125MHz参考时钟。
该时钟为需要125MHz晶振或振荡器的RGMIIMAC提供了一种成本更低的参考时钟替代方案。
如果CLK125_EN配置引脚被拉至高电平，则在上电或复位后，125MHz时钟输出将使能。
3.9.1RGMII信号定义表3-3介绍了RGMII信号。
有关更多详细信息，请参见RGMII版本2.0规范。
表3-3：RGMII信号定义 RGMII信号名称（规范叫法） RGMII信号名称（KSZ9031RNX 叫法） 引脚类型 引脚类型 说明 （相对于PHY）（相对于MAC） TXC TX_CTLTXD[3:0] RXC RX_CTLRXD[3:0] GTX_CLK TX_ENTXD[3:0]RX_CLK RX_DVRXD[3:0] 输入 输入输入输出 输出输出 输出 输出输出输入 输入输入 发送参考时钟（1000Mbps为125MHz，100Mbps为25MHz，10Mbps为2.5MHz） 发送控制 发送数据[3:0] 接收参考时钟（1000Mbps为125MHz，100Mbps为25MHz，10Mbps为2.5MHz） 接收控制 接收数据[3:0] 3.9.2RGMII信号图KSZ9031RNXRGMII引脚到MAC的连接如图3-4所示。
图3-4： KSZ9031RNXRGMII接口 KSZ9031RNX GTX_CLKTX_ENTXD[3:0] RGMIIETHERNETMAC TXCTX_CTLTXD[3:0] RX_CLKRX_DVRXD[3:0] RXCRX_CTLRXD[3:0] 2016MicrochipTechnologyInc. DS00002117C_CN第19页 KSZ9031RNX 3.9.3RGMII填充偏斜寄存器 填充偏斜寄存器适用于所有RGMII引脚（时钟、控制信号和数据位），以提供编程选项来调整或修正每个RGMII引脚的时序关系。
RGMII是源同步总线接口，因此只需在RGMII引脚的相应时序组内维持时序关系。
•RGMII发送时序组引脚：GTX_CLK，TX_EN，TXD[3:0]•RGMII接收时序组引脚：RX_CLK，RX_DV，RXD[3:0] 表3-4详细介绍了位于MMD地址2h处的用于填充偏斜编程的四个寄存器。
表3-4：地址 RGMII填充偏斜寄存器 名称 说明 模式 默认值 MMD地址2h，寄存器4h—RGMII控制信号填充偏斜 2.4.15:
8 保留 保留 RW 2.4.7:
4 RX_DVRGMIIRX_CTL输出填充偏斜控制（0.06ns/阶跃）RW填充偏斜 2.4.3:
0 TX_ENRGMIITX_CTL输入填充偏斜控制（0.06ns/阶跃）RW填充偏斜 MMD地址2h，寄存器5h—RGMIIRX数据填充偏斜 0000_00000111 0111 2.5.15:12 RXD3RGMIIRXD3输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.11:
8 RXD2RGMIIRXD2输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.7:
4 RXD1RGMIIRXD1输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.5.3:
0 RXD0RGMIIRXD0输出填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 MMD地址2h，寄存器6h—RGMIITX数据填充偏斜 0111011101110111 2.6.15:12 TXD3RGMIITXD3输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.11:
8 TXD2RGMIITXD2输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.7:
4 TXD1RGMIITXD1输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 2.6.3:
0 TXD0RGMIITXD0输入填充偏斜控制（0.06ns/阶跃） RW 填充偏斜 MMD地址2h，寄存器8h—RGMII时钟填充偏斜 0111011101110111 2.8.15:10 保留 保留 RW 0000_00 2.8.9:
5 GTX_CLKRGMIIGTX_CLK输入填充偏斜控制（0.06ns/阶跃）RW填充偏斜 01_111 2.8.4:
0 RX_CLKRGMIIRX_CLK输出填充偏斜控制（0.06ns/阶跃）RW填充偏斜 0_1111 RGMII控制信号和数据位具有4位偏斜设置，而RGMII时钟具有5位偏斜设置。
每个寄存器位约为0.06ns的阶跃变化。
单个位递减使延时减小约0.06ns，单个位递增使延时增大约0.06ns。
表3-5和表3-6列出了每个填充偏斜（值）设置的近似绝对延时。
DS00002117C_CN第20页 2016MicrochipTechnologyInc. 表3-5： 5位填充偏斜设置的绝对延时填充偏斜值0_00000_00010_00100_00110_01000_01010_01100_01110_10000_10010_10100_10110_11000_11010_11100_11111_00001_00011_00101_00111_01001_01011_01101_01111_10001_10011_10101_10111_11001_11011_11101_1111 KSZ9031RNX 延时（ns）–0.90–0.84–0.78–0.72–0.66–0.60–0.54–0.48–0.42–0.36–0.30–0.24–0.18–0.12–0.06 无延时调整（默认值）+0.06+0.12+0.18+0.24+0.30+0.36+0.42+0.48+0.54+0.60+0.66+0.72+0.78+0.84+0.90+0.96 2016MicrochipTechnologyInc. DS00002117C_CN第21页 KSZ9031RNX 表3-6： 4位填充偏斜设置的绝对延时填充偏斜值0000000100100011010001010110011110001001101010111100110111101111 延时（ns）–0.42–0.36–0.30–0.24–0.18–0.12–0.06 无延时调整（默认值）+0.06+0.12+0.18+0.24+0.30+0.36+0.42+0.48 在计算RGMII时序关系时，必须聚合沿整个数据路径的延时，以确定用于在其相应时序组内的RGMII引脚之间进行比较的总延时。
对于发送数据路径，总延时包括MAC输出延时、MAC到PHYPCB路由延时和PHY（KSZ9031RNX）输入延时及偏斜设置（若有）。
对于接收数据路径，总延时包括PHY（KSZ9031RNX）输出延时、PHY到MACPCB路由延时和MAC输入延时及偏斜设置（若有）。
作为默认值，在上电或复位后，KSZ9031RNXRGMII时序符合RGMII版本2.0规范中对于内部PHY芯片延时的时序要求。
对于发送路径（MAC到KSZ9031RNX），KSZ9031RNX不在其GTX_CLK、TX_EN和TXD[3:0]输入引脚处本地添加任何延时，并期望由MAC在芯片上提供GTX_CLK延时。
如果MAC不为GTX_CLK提供任何延时或提供的延时不足，则KSZ9031RNX具有可提供高达1.38ns片上延时的填充偏斜寄存器。
对于接收路径（KSZ9031RNX到MAC），KSZ9031RNX相对于RX_DV和RXD[3:0]输出引脚向RX_CLK输出引脚添加1.2ns的典型延时。
如有必要，KSZ9031RNX具有填充偏斜寄存器，可将RX_CLK片上延时从1.2ns的默认延时调整到最多2.58ns。
上述默认RGMII时序意味着： •RX_CLK时钟偏斜由KSZ9031RNX默认寄存器设定设置。
•GTX_CLK时钟偏斜由MAC提供。
•GTX_CLK和RX_CLK时钟不需要PCB延时。
以下示例说明如何读取/写入MMD地址2h寄存器8h来设定RGMIIGTX_CLK和RX_CLK的偏斜设置。
可通过直接门户寄存器Dh和Eh访问MMD寄存器。
有关更多编程详细信息，请参见MMD寄存器部分。
•读回MMD地址2h寄存器8h的值。
-写寄存器0xD=0x0002-写寄存器0xE=0x0008-写寄存器0xD=0x4002-读寄存器0xE //选择MMD器件地址2h//选择MMD器件地址2h的寄存器8h//选择MMD器件地址2h寄存器8h的寄存器数据//读取MMD器件地址2h寄存器8h的值 DS00002117C_CN第22页 2016MicrochipTechnologyInc. KSZ9031RNX •将值0x03FF（延时GTX_CLK和RX_CLK填充偏斜到其最大值）写入MMD地址2h寄存器8h -写寄存器0xD=0x0002 //选择MMD器件地址2h -写寄存器0xE=0x0008 //选择MMD器件地址2h的寄存器8h -写寄存器0xD=0x4002 //选择MMD器件地址2h寄存器8h的寄存器数据 -写寄存器0xE=0x03FF //将值0x03FF写入MMD器件地址2h寄存器8h 3.9.4RGMII带内状态当RX_DV无效时，KSZ9031RNX在帧间隔向MAC提供带内状态。
RGMII带内状态在上电后始终使能。
带内状态通过RXD[3:0]数据引脚发送到MAC，如表3-7中所述。
表3-7：RX_DV RGMII带内状态RXD3
0 （仅当RX_DV为低电平时有效） 双工状态0=半双工1=全双工 RXD[2:1] RXD0 RX_CLK时钟速度00=2.5MHz（10Mbps）01=25MHz（100Mbps）10=125MHz（1000Mbps）11=保留 链路状态0=链路断开1=链路建立 3.10MII管理（MIIManagement，MIIM）接口 KSZ9031RNX支持IEEE802.3MII管理接口，也称为管理数据输入/输出（ManagementDataInput/Output，MDIO）接口。
该接口使得上层器件能够监控和控制KSZ9031RNX的状态。
可以使用具有MIIM功能的外部器件读取PHY状态和/或配置PHY设置。
有关MIIM接口的更多详细信息，请参见IEEE802.3规范的第22.2.4条规定。
MIIM接口包含以下内容： •集成时钟线（MDC）和数据线（MDIO）的物理连接。
•在上文提到的物理连接上运行的特定协议，它允许外部控制器与一个或多个KSZ9031RNX器件通信。
每个KSZ9031RNX 器件通过PHYAD[2:0]配置引脚在0h和7h之间分配唯一的PHY地址。
•32位寄存器地址空间，用于直接访问IEEE定义的寄存器和供应商特有的寄存器，以及用于间接访问MMD地址和 寄存器。
请参见寄存器映射部分。
仅支持PHY地址0h作为唯一PHY地址；不支持PHY地址0h作为广播PHY地址，后者允许通过单个写入命令同时对两个或更多的PHY器件的相同PHY寄存器进行编程（例如，使用PHY地址0h将寄存器0h设置为值0x1940可将Bit[11]设置为值
1，以使能软件掉电）。
但可以使用单独的写入命令对每个PHY器件进行编程。
表3-8显示了KSZ9031RNX的MII管理帧格式。
表3-8：KSZ9031RNX的MII管理帧格式 前导码帧起始 读/写操作码 PHY地址REG地址TA位[4:0]位[4:0] 数据位[15:0] 空闲 读取 321’s 01 写入 321’s 01 10 00AAARRRRRZ0DDDDDDDD_DDDDDDDDZ 01 00AAARRRRR10DDDDDDDD_DDDDDDDDZ 3.11中断（INT_N） INT_N引脚是一种可选的中断信号，用于通知外部控制器KSZ9031RNXPHY寄存器中存在状态更新。
寄存器1Bh的Bit[15:8]是中断控制位，用于使能和禁止使INT_N信号有效的条件。
寄存器1Bh的Bit[7:0]是中断状态位，用于指示发生了哪些中断条件。
读取寄存器1Bh后，中断状态位清零。
寄存器1Fh的Bit[14]将中断电平设置为高电平有效或低电平有效。
默认值为低电平有效。
2016MicrochipTechnologyInc. DS00002117C_CN第23页 KSZ9031RNX MII管理总线选项使MAC处理器能够完全访问KSZ9031RNX控制和状态寄存器。
此外，中断引脚消除了处理器轮询PHY状态变化的需要。
3.12LED模式 KSZ9031RNX提供了两个可编程LED输出引脚LED2和LED1，它们可配置为支持两种LED模式。
LED模式由LED_MODE配置引脚（引脚41）配置。
它在上电/复位时锁存，定义如下：•上拉：单LED模式•下拉：三色双LED模式每个LED输出引脚可直接驱动带串联电阻（通常为220Ω至470Ω）的LED。
3.12.1单LED模式在单LED模式下，LED2引脚指示链路状态，LED1引脚指示活动状态，如表3-9所示。
表3-9：单LED模式—引脚定义 LED引脚 引脚状态 LED定义 链路/活动 LED2
H L LED1
H 切换 关闭开启关闭闪烁 链路关闭链路开启（任意速率） 无活动活动（RX，TX） 3.12.2三色双LED模式 在三色双LED模式下：对于1000BASE-
T，链路和活动状态由LED2引脚指示；对于100BASE-TX，由LED1引脚指示；对于10BASE-
T，由LED2和LED1引脚共同指示。
表3-10对此作了总结。
表3-10：三色双LED模式—引脚定义 LED引脚（状态） LED引脚（定义） LED2 LED1 LED2 LED1 链路/活动
H H 关闭 关闭 链路关闭
L H 开启 关闭 1000链路/无活动 切换
H 闪烁 关闭 1000链路/活动（RX，TX）
H L 关闭 开启 100链路/无活动
H 切换 关闭 闪烁 100链路/活动（RX，TX）
L L 开启 开启 10链路/无活动 切换 切换 闪烁 闪烁 10链路/活动（RX，TX） DS00002117C_CN第24页 2016MicrochipTechnologyInc. KSZ9031RNX 3.13环回模式 KSZ9031RNX支持以下环回操作，以验证模拟和/或数字数据路径。
•本地（数字）环回•远程（模拟）环回 3.13.1本地（数字）环回该环回模式检查KSZ9031RNX与外部MAC之间的RGMII发送和接收数据路径，并在全双工时支持所有三种速率（10/100/1000Mbps）。
环回数据路径如图3-5所示。
1.RGMIIMAC将帧传输到KSZ9031RNX。
2.帧在KSZ9031RNX内进行封装。
3.KSZ9031RNX将帧发送回RGMIIMAC。
图3-5： 本地（数字）环回 KSZ9031RNX AFE(ANALOG) PCS(DIGITAL) RGMII RGMIIMAC 以下编程步骤和寄存器设置用于本地环回模式。
对于1000Mbps环回，
1.设置寄存器0h，-Bit[14]=1-Bit[6，13]=10-Bit[12]=0-Bit[8]=1
2.设置寄存器9h，-Bit[12]=1-Bit[11]=
0 //使能本地环回模式//选择1000Mbps速率//禁止自动协商//选择全双工模式 //使能主从手动配置//选择从配置（环回模式必需） 对于10/100Mbps环回，
1.设置寄存器0h，-Bit[14]=1-Bit[6，13]=00/01-Bit[12]=0-Bit[8]=
1 //使能本地环回模式//选择10Mbps/100Mbps速率//禁止自动协商//选择全双工模式 3.13.2远程（模拟）环回 该环回模式检查KSZ9031RNX与其链路伙伴之间的线路（差分对、变压器、RJ-45连接器和以太网电缆）发送和接收数据路径，并且只支持1000BASE-T全双工模式。
环回数据路径如图3-6所示。
1.千兆PHY链路伙伴将帧发送到KSZ9031RNX。
2.帧在KSZ9031RNX内进行封装。
3.KSZ9031RNX将帧发送回千兆PHY链路伙伴。
2016MicrochipTechnologyInc. DS00002117C_CN第25页 KSZ9031RNX 图3-6： 远程（模拟）环回 KSZ9031RNX RJ-45 AFE(ANALOG) PCS(DIGITAL) RGMII CAT-5(UTP) RJ-45 1000BASE-TLINKPARTNER 以下编程步骤和寄存器设置用于远程环回模式。
1.设置寄存器0h， -Bit[6，13]=10//选择1000Mbps速率 -Bit[12]=
0 //禁止自动协商 -Bit[8]=
1 //选择全双工模式 或只自动协商并以1000BASE-T全双工模式与链路伙伴建立链路。
2.设置寄存器11h， -Bit[8]=
1 //使能远程环回模式 3.14LinkMD®电缆诊断 LinkMD功能使用时域反射法（TimeDomainReflectometry，TDR）来分析布线厂的常见布线问题，如开路、短路和阻抗不匹配。
LinkMD通过沿所选差分对发送已知幅度和持续时间的脉冲来工作，然后分析反射信号的极性和形状来确定故障类型：正/非反相振幅反射表示开路，负/反相振幅反射表示短路。
反射信号返回的持续时间提供了到布线故障的大概距离。
LinkMD功能可处理该TDR信息，并将其显示为可转换为电缆距离的数值。
可通过访问寄存器12h、LinkMD电缆诊断寄存器以及寄存器1Ch和自动MDI/MDI-X寄存器来启动LinkMD。
在运行LinkMD测试前，需要使用后一个寄存器来禁止自动MDI/MDI-X功能。
此外，应在运行LinkMD测试前后执行软件复位（寄存0hBit[15]=1）。
复位有助于确保KSZ9031RNX在测试前后处于正常工作状态。
3.15NAND树支持 KSZ9031RNX提供参数化NAND树支持，以用于芯片I/O和电路板之间的故障检测。
当MODE[3:0]配置引脚设置为“0100”时，上电/复位时将使能NAND树模式。
表3-11列出了NAND树引脚顺序。
表3-11：KSZ9031RNXNAND树测试引脚顺序 引脚 说明 LED2 输入 LED1/PME_N1 输入 TXD0 输入 TXD1 输入 TXD2 输入 TXD3 输入 DS00002117C_CN
第26页 2016MicrochipTechnologyInc. KSZ9031RNX 表3-11：KSZ9031RNXNAND树测试引脚顺序（续） 引脚 说明 GTX_CLK 输入 TX_EN 输入 RX_DV 输入 RX_CLK 输入 INT_/PME_N2 输入 MDC 输入 MDIO 输入 CLK125_NDO 输出 3.16
电源管理 KSZ9031RNX集成了多种电源管理模式和功能，提供了多种减少能耗的方法。
我们将在以下部分中讨论这些内容。
3.16.1能量检测掉电模式能量检测掉电（Energy-DetectPower-down，EDPD）模式用于在电缆拔出时进一步降低收发器的功耗。
可通过向MMD地址1Ch寄存器23hBit[0]写入1来使能该模式，其在自动协商模式使能且电缆断开（无链路）时有效。
在EDPD模式下，KSZ9031RNX会关闭除发射器和能量检测电路以外的所有收发器模块。
通过延长用于检查链路伙伴是否存在的链路脉冲传输之间的时间间隔，可进一步降低功率。
需要定期发送链路脉冲，以确保KSZ9031RNX及其链路伙伴在禁止自动MDI/MDI-X的情况下以相同的低功耗状态运行，并能够在它们之间连接上电缆时唤醒。
默认情况下，EDPD模式在上电后禁止。
3.16.2软件掉电模式该模式用于在上电后不使用时关闭KSZ9031RNX器件的电源。
可通过向寄存器0hBit[11]写入1来使能软件掉电（SoftwarePower-Down，SPD）模式。
在SPD状态下，KSZ9031RNX会禁止除MII管理接口以外的所有内部功能。
在向寄存器0hBit[11]写入0之后，KSZ9031RNX退出SPD状态。
3.16.3芯片掉电模式当KSZ9031RNX器件安装在电路板上但未使用时，该模式可为其提供最低功耗状态。
当MODE[3:0]配置引脚设置为“0111”时，上电/复位后将使能芯片掉电（ChipPower-Down，CPD）模式。
在将MODE[3:0]配置引脚设置为除CPD以外的工作模式下，将RESET_N引脚（引脚42）进行硬件复位，即可令KSZ9031RNX退出CPD模式。
3.17局域网唤醒 局域网唤醒（Wake-On-LAN，WOL）通常是基于MAC的功能，用于唤醒处于待机功率模式的主机系统（如PC等以太网终端设备）。
通过接收和检测由远程链路伙伴发送的特殊数据包（通常称为“魔术数据包”）来触发唤醒。
如果将KSZ9031RNX的关联MAC器件的MAC地址输入到用于检测魔术数据包的KSZ9031RNXPHY寄存器中，则KSZ9031RNX可以执行相同的WOL功能。
当KSZ9031RNX检测到魔术数据包时，它通过将其电源管理事件（PowerManagementEvent，PME）输出引脚驱动为低电平来唤醒主机。
默认情况下，WOL功能被禁止。
通过设置使能位和配置所选PME唤醒检测方法的相关寄存器来使能。
KSZ9031RNX提供三种触发PME唤醒的方法：•魔术数据包检测•定制数据包检测•链路状态变化检测 2016MicrochipTechnologyInc. DS00002117C_CN第27页 KSZ9031RNX 3.17.1魔术数据包检测魔术数据包帧格式以6个字节的0xFFh开头，然后是其关联的MAC器件（本地MAC器件）的MAC地址（重复16次）。
当从其链路伙伴检测到魔术数据包时，KSZ9031RNX将其PME输出引脚置为低电平。
提供以下MMD地址2h寄存器用于魔术数据包检测：•通过向MMD地址2h寄存器10hBit[6]写入“1”来使能魔术数据包检测•将本地MAC器件的MAC地址写入并存储在MMD地址2h寄存器11h-13h中KSZ9031RNX不生成魔术数据包。
魔术数据包必须由外部系统提供。
3.17.2定制数据包检测 定制数据包具有相关联的寄存器/位掩码，用以选择在CRC计算中使用数据包前64个字节中的哪个或哪些字节。
从链路伙伴处收到数据包后，KSZ9031RNX使用所接收数据包的选定字节计算CRC。
将计算出的CRC与预先写入并存储在KSZ9031RNXPHY寄存器中的预期CRC值进行比较。
如果匹配，则KSZ9031RNX将其PME输出引脚置为低电平。
提供四种定制数据包，以支持四种类型的唤醒情形。
使用专用寄存器组来配置和使能各个定制数据包。
KSZ9031RNX提供以下MMD寄存器来进行定制数据包检测： •四种定制数据包均通过MMD地址2h寄存器10h使能， -Bit[2] //用于定制数据包，0类 -Bit[3] //用于定制数据包，1类 -Bit[4] //用于定制数据包，2类 -Bit[5] //用于定制数据包，3类 •将32位的预期CRC写入并存储在以下位置： -MMD地址2h寄存器14h-15h //用于定制数据包，0类 -MMD地址2h寄存器16h-17h //用于定制数据包，1类 -MMD地址2h寄存器18h-19h //用于定制数据包，2类 -MMD地址2h寄存器1Ah-1Bh //用于定制数据包，3类 •用于指示在CRC计算中使用前64个字节中的哪一个的掩码在以下位置设置： -MMD地址2h寄存器1Ch-1Fh //用于定制数据包，0类 -MMD地址2h寄存器20h-23h //用于定制数据包，1类 -MMD地址2h寄存器24h-27h //用于定制数据包，2类 -MMD地址2h寄存器28h-2Bh //用于定制数据包，3类 DS00002117C_CN第28页 2016MicrochipTechnologyInc. KSZ9031RNX 3.17.3链路状态变化检测 如果使能链路状态变化检测，则只要出现使用以下MMD地址2h寄存器位及其使能
（1）或禁止
（0）设置的链路状态改变，KSZ9031RNX就会将其PME输出引脚置为低电平： •MMD地址2h寄存器10hBit[0]•MMD地址2h寄存器10hBit[1] //用于链路建立检测//用于链路断开检测 PME输出信号在LED1/PME_N1（引脚17）或INT_N/PME_N2（引脚38）上可用，分别使用MMD地址2h寄存器2hBit[8]和[10]选择和使能。
此外，MMD地址2h寄存器10hBit[15:14]定义了引脚17和38的输出功能。
PME输出为低电平有效，需要1kΩ上拉至VDDIO电源。
置位时，通过禁止使能PME触发源（魔术数据包、定制数据包和链路状态变化）的寄存器位来清零PME输出。
3.18典型电流/功耗 表3-12、表3-13、表3-14和表3-15显示了内核（DVDDL、AVDDL和AVDDL_PLL）、收发器（AVDDH）和数字I/O（DVDDH）电源引脚的典型电流消耗，以及整个KSZ9031RNX器件在各种标称工作电压组合下的典型总功耗。
表3-12： 典型电流/功耗收发器（3.3V），数字I/O（3.3V） 1.2V内核 条件 （DVDDL， 3.3V收发器 AVDDL， （AVDDH） AVDDL_PLL） 3.3V数字I/O（DVDDH） 芯片总功耗 1000BASE-T链路建立（无流量）1000BASE-T全双工（100%利用率）100BASE-TX链路建立（无流量）100BASE-TX全双工（100%利用率）10BASE-T链路建立（无流量）10BASE-T全双工（100%利用率）软件掉电模式（寄存器0h.11=1） 210mA221mA63.6mA63.8mA7.1mA7.7mA1.0mA 67.4mA66.3mA28.7mA28.6mA15.9mA28.6mA4.2mA 19.5mA41.5mA13.9mA17.2mA11.5mA13.7mA9.3mA 538mW621mW217mW228mW99mW149mW46mW 表3-13： 典型电流/功耗收发器（3.3V），数字I/O（1.8V） 1.2V内核 条件 （DVDDL， 3.3V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量）1000BASE-T全双工（100%利用率）100BASE-TX链路建立（无流量）100BASE-TX全双工（100%利用率）10BASE-T链路建立（无流量）10BASE-T全双工（100%利用率）软件掉电模式（寄存器0h.11=1） 210mA221mA63.6mA63.8mA7.1mA7.7mA1.0mA 67.4mA66.3mA28.7mA28.6mA15.9mA28.6mA4.2mA 1.8V数字I/O（DVDDH） 11.2mA23.6mA8.4mA9.8mA3.6mA5.6mA5.5mA 芯片总功耗 494mW526mW186mW189mW67mW114mW25mW 2016MicrochipTechnologyInc. DS00002117C_CN第29页 KSZ9031RNX 表3-14： 典型电流/功耗收发器（2.5V；注3-1），数字I/O（2.5V） 1.2V内核 条件 （DVDDL， 2.5V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量） 210mA 58.8mA 1000BASE-T全双工（100%利用率） 221mA 57.9mA 100BASE-TX链路建立（无流量） 63.6mA 24.9mA 100BASE-TX全双工（100%利用率） 63.8mA 24.9mA 10BASE-T链路建立（无流量） 7.1mA 11.5mA 10BASE-T全双工（100%利用率） 7.7mA 25.3mA 软件掉电模式（寄存器0h.11=1） 1.0mA 3.1mA 注3-12.5VAVDDH只适合在商业级温度范围（0°C至+70°C）下工作。
2.5V数字I/O（DVDDH） 14.7mA31.5mA10.5mA13.0mA6.3mA9.0mA6.7mA 表3-15： 典型电流/功耗收发器（2.5V；注3-2），数字I/O（1.8V） 1.2V内核 条件 （DVDDL， 2.5V收发器 AVDDL， （AVDDH） AVDDL_PLL） 1000BASE-T链路建立（无流量） 210mA 58.8mA 1000BASE-T全双工（100%利用率） 221mA 57.9mA 100BASE-TX链路建立（无流量） 63.6mA 24.9mA 100BASE-TX全双工（100%利用率） 63.8mA 24.9mA 10BASE-T链路建立（无流量） 7.1mA 11.5mA 10BASE-T全双工（100%利用率） 7.7mA 25.3mA 软件掉电模式（寄存器0h.11=1） 1.0mA 3.1mA 注3-22.5VAVDDH只适合在商业级温度范围（0°C至+70°C）下工作。
1.8V数字I/O（DVDDH） 11.2mA23.6mA8.4mA9.8mA3.6mA5.6mA5.5mA 芯片总功耗 435mW488mW165mW171mW53mW95mW26mW 芯片总功耗 419mW452mW154mW156mW44mW83mW19mW DS00002117C_CN第30页 2016MicrochipTechnologyInc. KSZ9031RNX 4.0寄存器说明 本章介绍各种控制和状态寄存器（controlandstatusregister，CSR）。
4.1寄存器映射 KSZ9031RNX中的寄存器空间由两个不同的区域组成。
•标准寄存器•MDIO可管理器件（MDIOManageabledevice，MMD）寄存器KSZ9031RNX支持以下标准寄存器。
//直接寄存器访问//间接寄存器访问 表4-1：KSZ9031RNX支持的标准寄存器寄存器编号（十六进制）说明 IEEE定义寄存器 0h 基本控制 1h 基本状态 2h PHY标识符
1 3h PHY标识符
2 4h 自动协商通告 5h 自动协商链路伙伴能力 6h 自动协商扩展 7h 自动协商下一页 8h 自动协商链路伙伴下一页能力 9h 1000BASE-T控制 Ah 1000BASE-T状态 Bh-Ch 保留 Dh MMD访问—控制 Eh MMD访问—寄存器/数据 Fh 扩展状态 供应商特定寄存器 10h 保留 11h 远程环回 12h LinkMD电缆诊断 13h 数字PMA/PCS状态 14h 保留 15h RXER计数器 16h-1Ah 保留 1Bh 中断控制/状态 1Ch 自动MDI/MDI-
X 1Dh-1Eh 保留 1Fh PHY控制 KSZ9031RNX支持以下MMD器件地址及其相关的寄存器地址，它们组成了间接MMD寄存器。
这些内容可参见表4-
2。
2016MicrochipTechnologyInc. DS00002117C_CN第31页 KSZ9031RNX 表4-2：KSZ9031RNX支持的MMD寄存器器件地址（十六进制）寄存器地址（十六进制） 3h0h 4h 1h 5Ah 0h 1h 2h 3h 4h 5h 6h 8h 10h 11h 12h 13h 14h 15h2h 16h 17h 18h 19h 1Ah 1Bh 1Ch 1Dh 1Eh 1Fh 20h 21h 22h 23h 说明 ANFLP突发发送—LOANFLP突发发送—HI1000BASE-T链路建立时间控制公共控制配置状态工作模式配置改写工作模式配置状态RGMII控制信号填充偏斜RGMIIRX数据填充偏斜RGMIITX数据填充偏斜GMII时钟填充偏斜局域网唤醒—控制局域网唤醒—魔术数据包，MAC-DA-0局域网唤醒—魔术数据包，MAC-DA-1局域网唤醒—魔术数据包，MAC-DA-2局域网唤醒—定制数据包，0类，预期CRC0局域网唤醒—定制数据包，0类，预期CRC1局域网唤醒—定制数据包，1类，预期CRC0局域网唤醒—定制数据包，1类，预期CRC1局域网唤醒—定制数据包，2类，预期CRC0局域网唤醒—定制数据包，2类，预期CRC1局域网唤醒—定制数据包，3类，预期CRC0局域网唤醒—定制数据包，3类，预期CRC1局域网唤醒—定制数据包，0类，掩码0局域网唤醒—定制数据包，0类，掩码1局域网唤醒—定制数据包，0类，掩码2局域网唤醒—定制数据包，0类，掩码3局域网唤醒—定制数据包，1类，掩码0局域网唤醒—定制数据包，1类，掩码1局域网唤醒—定制数据包，1类，掩码2局域网唤醒—定制数据包，1类，掩码
3 DS00002117C_CN第32页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-2：KSZ9031RNX支持的MMD寄存器（续）器件地址（十六进制）寄存器地址（十六进制）说明 24h 局域网唤醒—定制数据包，2类，掩码
0 25h 局域网唤醒—定制数据包，2类，掩码
1 26h 局域网唤醒—定制数据包，2类，掩码
2 27h 局域网唤醒—定制数据包，2类，掩码
3 2h 28h 局域网唤醒—定制数据包，3类，掩码
0 29h 局域网唤醒—定制数据包，3类，掩码
1 2Ah 局域网唤醒—定制数据包，3类，掩码
2 2Bh 局域网唤醒—定制数据包，3类，掩码
3 4h 模拟控制
4 1Ch 23h EDPD控制 4.2标准寄存器 标准寄存器提供对32个寄存器地址空间的直接读/写访问，定义参见IEEE802.3规范第22条。
在该地址空间内，前16个寄存器（寄存器0h至Fh）根据IEEE规范定义，其余16个寄存器（寄存器10h至1Fh）由PHY供应商定义。
表4-3：地址 IEEE定义寄存器说明 名称 说明 模式注4-
1 默认值 寄存器0h—基本控制 0.15 复位 1=软件PHY复位0=正常工作该位在写入“1”后自动清零。
RW/SC0 0.14 环回 1=环回模式0=正常工作 RW
0 0.13 速率选择 [0.6,0.13] RW
0 （LSB） [1,1]=保留 [1,0]=1000Mbps [0,1]=100Mbps [0,0]=10Mbps 如果使能自动协商（寄存器0.12=1），则忽略该位。
0.12 自动协商使能1=使能自动协商过程 RW
1 0=禁止自动协商过程 如果使能，自动协商结果将改写寄存器0.13、0.8和 0.6中的设置。
如果禁止，自动MDI-X也会自动禁止。
使用寄存器 1Ch设置MDI/MDI-
X。
0.11 掉电 1=掉电模式 RW
0 0=正常工作 当该位设置为“1”时，可能不会在PHY寄存器中 更新链路断开状态。
软件应注意链路是否断开，而不 应依赖PHY寄存器链路状态。
该位从“1”更改为“0”后，会自动产生内部全局 复位。
在对PHY寄存器进行读/写访问之前，至少 等待1ms。
2016MicrochipTechnologyInc. DS00002117C_CN第33页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 0.10 隔离 1=PHY与RGMII的电气隔离0=正常工作 0.9 重新启动自动1=重新启动自动协商过程 协商 0=正常工作 该位在写入“1”后自动清零。
0.8 双工模式 1=全双工 0=半双工 0.7 保留 保留 RWRW/SC RWRW 0.60.5:
0 速率选择（MSB） 保留 [0.6,0.13] RW [1,1]=保留 [1,0]=1000Mbps [0,1]=100Mbps [0,0]=10Mbps 如果使能自动协商（寄存器0.12=1），则忽略该位。
保留 RO 寄存器1h—基本状态 1.15 100BASE-T41=能T4 RO 0=不能T4 1.14 100BASE-TX1=能100Mbps全双工 RO 全双工 0=不能100Mbps全双工 1.13 100BASE-TX1=能100Mbps半双工 RO 半双工 0=不能100Mbps半双工 1.12 10BASE-T1=能10Mbps全双工 RO 全双工 0=不能10Mbps全双工 1.11 10BASE-T1=能10Mbps半双工 RO 半双工 0=不能10Mbps半双工 1.10:
9 保留 保留 RO 1.8 扩展状态 1=寄存器15h中包含扩展状态信息。
RO 0=寄存器15h中不包含扩展状态信息。
1.7 保留 保留 RO 1.6 无前导码 1=前导码抑制 0=正常前导码 1.5 自动协商完成1=自动协商过程完成 0=自动协商过程未完成 1.4 远程故障 1=远程故障 0=无远程故障 1.3 自动协商能力1=能执行自动协商 0=不能执行自动协商 1.2 链路状态 1=链路已建立 0=链路已断开 1.1 Jabber检测1=检测到Jabber 0=未检测到Jabber（默认为低电平） 1.0 扩展能力 1=支持扩展能力寄存器 寄存器2h—PHY标识符
1 RORORO/LHRORO/LLRO/LHRO 默认值00 10通过MODE[3:0]配置引脚设置。
详细信息，请参见配置选项—KSZ9031RNX部分。
00_0000 0111100101001001 DS00002117C_CN第34页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 2.15:
0 PHYID编号分配到组织唯一标识符（OUI）的Bit[3:18]。
KENDIN通信的OUI是0010A1h。
寄存器3h—PHY标识符
2 3.15:10 PHYID编号分配到组织唯一标识符（OUI）的Bit[19:24]。
KENDIN通信的OUI是0010A1h。
3.9:
4 型号 六位制造商型号 3.3:
0 版本号 四位制造商版本号 寄存器4h—自动协商通告 4.15 下一页 1=能下一页 0=不能下一页 4.14 保留 保留 4.13 远程故障 1=支持远程故障 0=无远程故障 4.12 保留 保留 4.11:10 暂停 [4.11,4.10] [0,0]=无暂停[1,0]=不对称暂停（链路伙伴）[0,1]=对称暂停[1,1]=对称和不对称暂停（本地设备） 4.9 100BASE-T41=能T4 0=不能T4 4.8 100BASE-TX1=能100Mbps全双工 全双工 0=不能100Mbps全双工 4.7 100BASE-TX1=能100Mbps半双工 半双工 0=不能100Mbps半双工 4.6 10BASE-T1=能10Mbps全双工 全双工 0=不能10Mbps全双工 4.5 10BASE-T1=能10Mbps半双工 半双工 0=不能10Mbps半双工 4.4:
0 选择器字段[00001]=IEEE802.3 寄存器5h—自动协商链路伙伴能力 5.15 下一页 1=能下一页 0=不能下一页 5.14 确认 1=从伙伴处收到链路代码字0=尚未收到链路代码字 5.13 远程故障 1=检测到远程故障 0=无远程故障 5.12 保留 保留 模式注4-
1 RO 默认值0022h RO 0001_01 RO 10_0010 RO 指示硅片版本 RW
0 RO
0 RW
0 RO
0 RW 00 RO
0 RW
1 RW
1 RW
1 RW
1 RW 0_0001 RO
0 RO
0 RO
0 RO
0
2016MicrochipTechnologyInc. DS00002117C_CN第35页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 5.11:10 暂停 [5.11,5.10] [0,0]=无暂停[1,0]=不对称暂停（链路伙伴）[0,1]=对称暂停[1,1]=对称和不对称暂停（本地设备） 5.9 100BASE-T41=能T4 0=不能T4 5.8 100BASE-TX1=能100Mbps全双工 全双工 0=不能100Mbps全双工 5.7 100BASE-TX1=能100Mbps半双工 半双工 0=不能100Mbps半双工 5.6 10BASE-T1=能10Mbps全双工 全双工 0=不能10Mbps全双工 5.5 10BASE-T1=能10Mbps半双工 半双工 0=不能10Mbps半双工 5.4:
0 选择器字段[00001]=IEEE802.3 寄存器6h—自动协商扩展 6.15:
5 保留 保留 6.4 并行检测故障1=并行检测检测到故障 0=并行检测未检测到故障 6.3 链路伙伴下一1=链路伙伴具备下一页能力 页能力 0=链路伙伴不具备下一页能力 6.2 下一页能力1=本地设备具备下一页能力 0=本地设备不具备下一页能力 6.1 收到页面 1=收到新页面 0=未收到新页面 6.0 链路伙伴自动1=链路伙伴具备自动协商能力 协商能力 0=链路伙伴不具备自动协商能力 寄存器7h—自动协商下一页 7.15 下一页 1=将后跟其他页面 0=最后一页 7.14 保留 保留 7.13 消息页面 1=消息页面 0=未格式化的页面 7.12 确认
2 1=将遵从消息 0=未能遵从消息 7.11 切换 1=传输链路代码字的先前值等于逻辑10=逻辑
0 7.10:
0 消息字段 可编码2048条消息的11位宽字段 寄存器8h—链路伙伴下一页能力 模式注4-
1 RW 00 默认值 RO
0 RO
0 RO
0 RO
0 RO
0 RO 0_0000 RORO/LHRORORO/LHRO 0000_0000_00000100 RW
0 RO
0 RW
1 RW
0 RO
0 RW 000_0000_0001 DS00002117C_CN第36页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 8.15 下一页 1=将后跟其他页面 RO 0=最后一页 8.14 确认 1=成功收到链路字 RO 0=未成功收到链路字 8.13 消息页面 1=消息页面 RO 0=未格式化的页面 8.12 确认
2 1=能够处理信息 RO 0=不能处理信息 8.11 切换 1=传输链路代码字的先前值等于逻辑
0 RO 0=传输链路代码字的先前值等于逻辑
1 8.10:
0 消息字段 — RO 寄存器9h—1000BASE-T控制 9.15:13 测试模式位 发射器测试模式工作 RW [9.15:13]模式 [000]正常工作 [001]测试模式1—发送波形测试 [010]测试模式2—在主模式下发送抖动测试 [011]测试模式3—在从模式下发送抖动测试 [100]测试模式4—发射器失真测试 [101]保留，未识别操作 [110]保留，未识别操作 [111]保留，未识别操作 使能1000BASE-T测试模式： 1)设置寄存器0h=0x0140以禁止自动协商并选择 1000Mbps速率。
2)设置寄存器9hBit[15:13]=001、010、011或 100以选择1000BASE-T测试模式之
一。
进行上述设置后，选定测试模式的测试波形会被发 送到4个差分对中的每一个上。
不需要链路伙伴。
9.12 主从手动配置1=使能主从手动配置值 RW 使能 0=禁止主从手动配置值 9.11 主从手动配置1=在主从协商期间将PHY配置为主器件 RW 值 0=在主从协商期间将PHY配置为从器件 如果禁止主从手动配置（寄存器9.12=0），则忽略 该位。
9.10 端口类型 1=指示作为多端口器件（主）操作的首选项 RW 0=指示作为单端口器件（从）操作的首选项 该位只在禁止主从手动配置（寄存器9.12=0）时 有效。
默认值00000000_0000_0000000 000 2016MicrochipTechnologyInc. DS00002117C_CN第37页 KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 默认值 9.9 1000BASE-T1=通告PHY能1000BASE-T全双工 全双工 0=通告PHY不能1000BASE-T全双工 9.8 1000BASE-T1=通告PHY能1000BASE-T半双工 半双工 0=通告PHY不能1000BASE-T半双工 RW
1 RW 通过MODE[3:0]配置 引脚设置。
详细信息，请参见配置 选项—KSZ9031RNX 部分。
9.7:
0 保留 写为
0，读取时忽略 寄存器Ah—1000BASE-T状态 A.15 主从配置故障1=检测到主从配置故障0=未检测到主从配置故障 A.14 主从配置解析1=本地PHY配置解析为主器件0=本地PHY配置解析为从器件 A.13 本地接收器状1=本地接收器正常（loc_rcvr_status=1） 态 0=本地接收器不正常（loc_rcvr_status=0） A.12 远程接收器状1=远程接收器正常（rem_rcvr_status=1） 态 0=远程接收器不正常（rem_rcvr_status=0） A.11 链路伙伴 1=链路伙伴能1000BASE-T全双工 1000BASE-T0=链路伙伴不能1000BASE-T全双工 全双工能力 RO — RO/LH/SC0 RO
0 RO
0 RO
0 RO
0 A.10 链路伙伴 1=链路伙伴能1000BASE-T半双工 1000BASE-T0=链路伙伴不能1000BASE-T半双工 半双工能力 RO
0 A.9:
8 保留 保留 RO 00 A.7:
0 空闲错误计数 接收器接收空闲且PMA_TXMODE.indicate=SEND_N时检测到的累积错误数。
计数器在每个rxerror_status=ERROR的符号周期递增。
RO/SC 0000_0000 寄存器Dh—MMD访问—控制 D.15:14 MMD—工作模式 对于选定的MMD器件地址（该寄存器的Bit[4:0]），RW这两位选择以下寄存器或数据操作之
一，以及MMD访问—寄存器/数据（寄存器Eh）的用法。
00=寄存器01=数据，不后递增10=数据，读写后递增11=数据，只写后递增 D.13:
5 保留 保留 RW 0000_0000_000 DS00002117C_CN第38页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-3：地址 IEEE定义寄存器说明（续） 名称 说明 模式注4-
1 默认值 D.4:
0 MMD—器件地址 这五位用于设置MMD器件地址。
RW 0_0000 寄存器Eh—MMD访问—寄存器/数据 E.15:
0 MMD—寄存器/数据 对于选定的MMD器件地址（寄存器DhBit[4:0]），RW当寄存器DhBit[15:14]=00时，该寄存器包含MMD器件地址的读/写寄存器地址。
否则，该寄存器包含MMD器件地址及其选定寄存器地址的读/写数据值。
有关该寄存器后递增读写以进行数据操作的说明， 请参见寄存器DhBit[15:14]。
0000_0000_0000_0000 寄存器Fh—扩展状态 F.15 1000BASE-X1=PHY能执行1000BASE-X全双工 全双工 0=PHY不能执行1000BASE-X全双工 RO
0 F.14 1000BASE-X1=PHY能执行1000BASE-X半双工 半双工 0=PHY不能执行1000BASE-X半双工 RO
0 F.13 1000BASE-T1=PHY能执行1000BASE-T全双工 全双工 0=PHY不能执行1000BASE-T全双工 RO
1 F.12 1000BASE-T1=PHY能执行1000BASE-T半双工 半双工 0=PHY不能执行1000BASE-T半双工 RO
1 F.11:
0 保留 读取时忽略 RO — 注4-1RW=读/写；RO=只读；SC=自清零；LH=锁存高电平；LL=锁存低电平。
表4-4：地址 供应商特定寄存器说明 名称 说明 模式注4-
2 默认值 寄存器11h—远程环回 11.15:
9 保留 保留 RW 11.8 远程环回 1=使能远程环回 RW 0=禁止远程环回 11.7:
1 保留 保留 RW 11.0 保留 保留 RO 寄存器12h—LinkMD—电缆诊断 12.15 电缆诊断测试使能 写值：1=使能电缆诊断测试。
测试完成后，该位自清零。
0=禁止电缆诊断测试。
读值： 1=正在进行电缆诊断测试。
0=表示电缆诊断测试（如使能）已完成，可读取状态信息。
RW/SC 12.14 保留 该位应始终置为“0”。
RW 0000_00001111_01000
0 2016MicrochipTechnologyInc. DS00002117C_CN第39页 KSZ9031RNX 表4-4：地址 供应商特定寄存器说明（续） 名称 说明 模式注4-
2 12.13:12电缆诊断测试这两位用于选择测试差分对： RW 对 00=差分对A（引脚2和3） 01=差分对B（引脚5和6） 10=差分对C（引脚7和8） 11=差分对D（引脚10和11） 12.11:10保留 这两位应始终置为“00”。
RW 12.9:
8 电缆诊断状态这两位表示该寄存器Bit[13:12]中所选差分对的测试RO结果。
00=电缆状况正常（未检测到故障）01=检测到电缆开路故障10=检测到电缆短路故障11=保留 12.7:
0 电缆诊断故障对于在该寄存器Bit[9:8]中检测到的电缆开路或短路RO 数据 故障，此8位值表示到电缆故障的距离。
寄存器13h—数字PMA/PCS状态 13.15:
3 保留 保留 RO/LH 13.2 1000BASE-T1000BASE-T链路状态 RO 链路状态 1=链路状态正常 0=链路状态不正常 13.1 100BASE-TX100BASE-TX链路状态 RO 链路状态 1=链路状态正常 0=链路状态不正常 13.0 保留 保留 RO 寄存器15h—RXER计数器 15.15:
0 RXER计数器符号错误帧的接收错误计数器 RO/RC 寄存器1Bh—中断控制/状态 1B.15 允许Jabber1=允许Jabber中断 RW 中断 0=禁止Jabber中断 1B.14 允许接收错误1=允许接收错误中断 RW 中断 0=禁止接收错误中断 1B.13 允许收到页面1=允许收到页面中断 RW 中断 0=禁止收到页面中断 1B.12 允许并行检测1=允许并行检测故障中断 RW 故障中断 0=禁止并行检测故障中断 1B.11 允许链路伙伴1=允许链路伙伴确认中断 RW 确认中断 0=禁止链路伙伴确认中断 1B.10 允许链路断开1=允许链路断开中断 RW 中断 0=禁止链路断开中断 默认值00 0000 0000_0000 0000_0000_0000_00000000_0000_0000_0000000000 DS00002117C_CN第40页 2016MicrochipTechnologyInc. KSZ9031RNX 表4-4：地址 供应商特定寄存器说明（续） 名称 说明 1B.9 允许远程故障1=允许远程故障中断 中断 0=禁止远程故障中断 1B.8 允许链路建立1=允许链路建立中断 中断 0=禁止链路建立中断 1B.7 Jabber中断 1=发生Jabber0=未发生Jabber 1B.6 接收错误中断1=发生接收错误0=未发生接收错误 1B.5 页面接收中断1=发生页面接收0=未发生页面接收 1B.4 并行检测故障1=发生并行检测故障 中断 0=未发生并行检测故障 1B.3 链路伙伴确认1=发生链路伙伴确认 中断 0=未发生链路伙伴确认 1B.2 链路断开中断1=发生链路断开0=未发生链路断开 1B.1 远程故障中断1=发生远程故障0=未发生远程故障 1B.0 链路建立中断1=发生链路建立0=未发生链路建立 寄存器1Ch—自动MDI/MDI-
X 1C.15:
8 保留 保留 1C.7 MDI设置 当交换（该寄存器的Bit[6]）置为有效
（1）时，1=PHY被设置为以MDI模式工作0=PHY被设置为以MDI-X模式工作当交换置为无效
（0）时，该位不起作用。
1C.6 交换 1=禁止自动MDI/MDI-X功能0=使能自动MDI/MDI-X功能 1C.5:
0 保留 保留 寄存器1Fh—PHY控制 1F.15 保留 保留 1F.14 中断电平 1=中断引脚高电平有效0=中断引脚低电平有效 1F.13:12保留 保留 1F.11:10保留 保留 1F.9 使能Jabber1=使能Jabber计数器 0=禁止Jabber计数器 1F.8:
7 保留 保留 模式注4-
2 RW
0 RW
0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 RO/RC0 默认值 RW 0000_0000 RW
0 RW
0 RW 00_0000 RW
0 RW
0 RW 00 RO/LH/RC00 RW
1 RW 00 2016MicrochipTechnologyInc. DS00002117C_CN第41页 KSZ9031RNX 表4-4：地址 1F.61F.51F.41F.3 1F.2 1F.11F.0 注4-
2 供应商特定寄存器说明（续） 名称 说明 模式注4-
2 速度状态 1=指示芯片最终速率状态为1000BASE-
T 1000BASE-
T RO
0 速度状态 1=指示芯片最终速率状态为100BASE-TX 100BASE-TX RO
0 速度状态10BASE-
T 1=指示芯片最终速率状态为10BASE-
T RO
0 双工状态 1000BASE-T主/从状态保留 指示芯片双工状态1=全双工0=半双工 指示芯片主/从状态1=1000BASE-T主模式0=1000BASE-T从模式 保留 RO
0 RO
0 RW
0 链路状态检查1=失败 失败 0=不失败 RO
0 RW=读/写；RO=只读；SC=自清零；RC=读清零；LH=锁存高电
声明：
该资讯来自于互联网网友发布，如有侵犯您的权益请联系我们。
相关文章
