HIDUSB至UART桥接器
单芯片HIDUSB至UART数据传输集成USB收发器；无需外部电阻集成时钟；无需外部晶体集成的343字节一次性可编程ROM，用于存储可定制的产品信息片上加电复位电路片上稳压器：3.45V输出
USB外设功能控制器符合USB规格2.0标准；全速(12Mbps)通过SUSPEND引脚支持USB挂起状态
HID接口标准USB类设备不需要定制驱动程序Windows7、Vista、XP、Server2003、2000WinCE6.0、5.0和4.2MacOS-XLinux开放式访问接口规格
Windows和MacHID至UART库用于快速应用程序开发的API支持Windows7、Vista、XP、Server2003、2000支持MacOSX
电源电压自供电：3.0至3.6VUSB总线供电：4.0至5.25VI/O电压：1.8V至VDD
UART接口特性流控制选项：-硬件(CTS/RTS)-无流控制支持的数据格式：-数据位：5、6、7和8-停止位：1、1.5和2-奇偶校验：奇、偶、标记、空、无校验波特率：300bps至1Mbps480字节接收与发送缓冲区RS-485模式，带总线收发器控制断线传输
GPIO接口特性10个GPIO引脚，带可配置选项可用作输入、开路漏极或推拉式输出用于外部设备的可配置时钟输出-24MHz至47kHzRS-485总线收发器控制传送时切换LED接收时切换LED
订购零件号CP2110-F01-GM(QFN24,4x4mm,无铅)CP2110-F02-GM1(QFN28,5x5mm,无铅)-QFN28与CP2102-GM引脚兼容。
温度范围：–40至+85°
C ConnecttoVBUSorExternalSupply USBConnector VBUSD+D- GND REGINVDD VoltageRegulator 48MHzOscillator GND USBInterface VBUS Full-SpeedPeripheral D+ 12Mbps Function D- TransceiverController CP2110 BaudRateGenerator DataFIFOs 480BRX480BTX RST 343BytePROM VPP (ProductCustomization) UARTController GPIOandSuspendController TXRXGPIO.1_RTSGPIO.2_CTS GPIO.0_CLKGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 UARTAndFlowControl GPIOSignals LogicLevel Supply VIO (1.8VtoVDD) 修订版1.211/13 I/OPowerandLogicLevels Figure1.ExampleSystemDiagram 版权所有©2013bySiliconLaboratories SUSPENDSUSPEND SuspendSignals CP2110 CP2110
2 修订版1.2 目录 CP2110 章节 页码
1.系统概述.................................................................42.电气特性.................................................................53.引脚分配和封装定义........................................................84.QFN-24封装规格.........................................................125.QFN-28封装规格.........................................................146.USB功能控制器和收发器..................................................167.异步串行数据总线(UART)接口..............................................178.GPIO引脚..............................................................18 8.1.GPIO.0—时钟输出..................................................198.2.GPIO.1-2—硬件流控制（RTS和CTS）.................................198.3.GPIO.3—RS-485收发器总线控制......................................208.4.GPIO.4-5—发送和接收切换...........................................209.一次性可编程ROM.......................................................2110.稳压器.................................................................2211.CP2110接口规格和Windows接口DLL.....................................2412.相关应用说明...........................................................25 文档更改列表..............................................................26联系信息..................................................................27 修订版1.2
3 CP2110
1.系统概述 CP2110是一种高度集成的HIDUSB至UART桥接器控制器，采用最少的元件和PCB空间，为将RS-232设计更新为USB提供了简单的解决方案。
CP2110在一个紧凑的4x4mmQFN24和5x5mmQFN28封装（有时称为“MLF”或“MLP”）内包括了USB2.0全速功能控制器、USB收发器、振荡器、一次性可编程ROM和异步串行数据总线(UART)。
片上一次性可编程ROM提供了OEM应用所需的选择，可定制USB供应商ID、产品ID、制造商产品字符串、产品描述字符串、电源描述符、设备发布编号、设备序列号和GPIO配置。
CP2110使用标准USBHID设备类别，大部分操作系统原生支持该类别。
不需要为此设备安装定制驱动程序。
Windows应用程序通过SiliconLabs提供的WindowsDLL与CP2110通信。
还提供了CP2110的接口规格，以便让任何支持HID的操作系统均可以进行API开发。
注意：CP2110设备将不会枚举为标准HID鼠标或键盘。
CP2110UART接口实现了所有RS-232信号，包括控制和硬件握手，因此不需要修改现有系统固件。
CP2110的UART能力包括：支持300至1Mbps范围内的波特率、硬件流控制、支持5-8个数据位、5种类型的奇偶校验并支持RS-485。
该设备还具备共计10个GPIO信号，用户可将其定义为状态和控制信息。
其中六个GPIO信号支持备选功能，包括硬件流控制（RTS和CTS）、可配置时钟输出（24MHz至47kHz）、RS-485收发器控制以及TX和RXLED切换。
在–GM封装中，通过VIO引脚，支持低至1.8VI/O接口电压。
在-GM1封装中，VIO引脚在内部连接到VDD。
CP2110的评估套件（零件编号：CP2110EK）可供使用。
它包括一个基于CP2110的USB至UART/RS-232评估板、WindowsDLL和测试应用程序、USB和RS-232电缆以及完整的文档。
请访问，获取CP2110的最新应用说明和产品支持信息。
请联系SiliconLabs销售代表或访问订购CP2110评估套件。
4 修订版1.2 CP2110
2.电气特性 Table1.AbsoluteMaximumRatings Parameter TestConditionMin Typ Max Unit AmbientTemperatureunderBias –55 — 125 °
C StorageTemperature –65 — 150 °
C VoltageonRST,GPIOorUARTPinswithrespecttoGND VIO>2.2VVIO<2.2V –0.3 — 5.8
V –0.3 — VIO+ 3.6 VoltageonVBUSwithrespecttoGND VDD>3.0VVDDnotpowered –0.3–0.3 — 5.8
V — VDD+ 3.6 VoltageonVDDorVIOwithrespecttoGND –0.3 — 4.2
V MaximumTotalCurrentthroughVDD,VIO,andGND — — 500 mA MaximumOutputCurrentSunkbyRSToranyI/Opin — — 100 mA 注意：Stressesabovethoselistedmaycausepermanentdamagetothedevice.Thisisastressratingonly,andfunctionaloperationofthedevicesatorexceedingtheconditionsintheoperationlistingsofthisspecificationisnotimplied.Exposuretomaximumratingconditionsforextendedperiodsmayaffectdevicereliability. Table2.GlobalDCElectricalCharacteristics VDD=3.0to3.6V,–40to+85°Cunlessotherwisespecified. Parameter TestCondition Min Typ Max Unit DigitalSupplyVoltage(VDD) 3.0 DigitalPortI/OSupplyVoltage(VIO) –GMpackagesonly 1.8 VDD=VIOon–GM1 VoltageonVPPwithrespecttoGNDduringa VIO>3.3V 5.75 ROMprogrammingoperation CapacitoronVPPforROMprogrammingSupplyCurrent1 SupplyCurrent1 SupplyCurrent—USBPull-up2 — NormalOperation; — VREGEnabled Suspended; — VREGEnabled — — 3.6
V — VDD
V — VIO+3.6
V 4.7 — µ
F 11.3 12.5 mA 120 220 µ
A 200 228 µ
A SpecifiedOperatingTemperatureRange –40 — +85 °
C Notes:
1.IfthedeviceisconnectedtotheUSBbus,theUSBpull-upcurrentshouldbeaddedtothesupplycurrenttocalculatetotalrequiredcurrent.2.TheUSBpull-upsupplycurrentvaluesarecalculatedvaluesbasedonUSBspecifications. 修订版1.2
5 CP2110 Table3.UARTandSuspendI/ODCElectricalCharacteristics VIO=1.8to3.6V,–40to+85°Cunlessotherwisespecified. ParametersOutputHighVoltage(VOH) OutputLowVoltage(VOL) InputHighVoltage(VIH)InputLowVoltage(VIL)InputLeakageCurrentMaximumInputVoltage TestCondition Min Typ Max IOH=–10µAIOH=–3mAIOH=–10mA IOL=10µAIOL=8.5mAIOL=25mA VIO–0.1 — — VIO–0.2 — — — VIO–0.4 — — — 0.1 — — 0.4 — 0.6 — 0.7xVIO — — — — 0.6 WeakPull-UpOff — —
1 WeakPull-UpOn,VIO=0V — 25 50 Opendrain,logichigh
(1) — — 5.8 Table4.ResetElectricalCharacteristics –40to+85°Cunlessotherwisespecified. Parameter TestCondition RSTInputHighVoltage RSTInputLowVoltage MinimumRSTLowTimetoGenerateaSystemReset VDDRampTimeforPowerOn Min Typ Max 0.75xVIO — — — — 0.6 15 — — — —
1 UnitV VVVµAV UnitVVµsms
6 修订版1.2 CP2110 Table5.VoltageRegulatorElectricalSpecifications –40to+85°Cunlessotherwisespecified. Parameter TestCondition MinTypMaxUnit InputVoltageRange 3.0—5.25V OutputVoltage OutputCurrent=1to100mA* 3.33.453.6
V VBUSDetectionInputThreshold 2.5— —
V BiasCurrent — —120µ
A *Note:Themaximumregulatorsupplycurrentis100mA.ThisincludesthesupplycurrentoftheCP2110. Table6.GPIOOutputSpecifications –40to+85°Cunlessotherwisespecified. Parameter TestCondition GPIO.0ClockOutput RS-485ActiveTimeAfterBitTXToggleRateRXToggleRate
1.Theoutputfrequencyisconfigurablefrom24MHzto47kHz.2.Bit-timeiscalculatedas1/baudrate. MinOutputx 0.985——— TypOutput1 11010 MaxOutputx 1.015——— UnitHz bittime2HzHz 修订版1.2
7 CP2110
3.引脚分配和封装定义 NameVDD Table7.CP2110PinDefinitions –GM–GM1QFN24QFN28 Type Description
6 6PowerInPowerSupplyVoltageInput. PowerOutVoltageRegulatorOutput.SeeSection10. VIO
5 PowerInI/OSupplyVoltageInput.InternallyconnectedtoVDDon–GM1packages. GND
2 3 Ground.Mustbetiedtoground. RST
9 REGIN
7 9 DI/ODeviceReset.Open-drainoutputofinternalPORorVDDmonitor.An externalsourcecaninitiateasystemresetbydrivingthispinlowforthe timespecifiedin表
4. 7PowerIn5VRegulatorInput.Thispinistheinputtotheon-chipvoltageregulator. VBUSVPP
8 8 DInVBUSSenseInput.ThispinshouldbeconnectedtotheVBUSsignalofa work. 16*18*SpecialConnect4.7FcapacitorbetweenthispinandgroundtosupportROMprogrammingviatheUSBinterface. D+
3 4 DI/OUSBD+ D–
4 5 DI/OUSBD– TX 21 26 DOutAsynchronousdataoutput(UARTTransmit)fortheUARTInterface. RX 20 25 DInAsynchronousdatainput(UARTReceive)fortheUARTInterface. GPIO.01* 2* DI/OInGPIOmode,thispinisauser-configurableinputoroutput. CLKGPIO.124*24* DOutDI/O InCLKmode,thispinoutputsaconfigurablefrequencyclocksignal.InGPIOmode,thispinisauser-configurableinputoroutput. RTSGPIO.223*23* DOutDI/O Inhardwareflowcontrolmode,thispinistheReadyToSendcontroloutput(activelow)fortheUARTinterface. InGPIOmode,thispinisauser-configurableinputoroutput. CTSGPIO.322*1* DInDI/O Inhardwareflowcontrolmode,thispinistheClearToSendcontrolinput(activelow)fortheUARTinterface. InGPIOmode,thispinisauser-configurableinputoroutput. RS485 DOut InRS-485mode,thispinisthetransmitactivepinfortheRS-485transceiver. *Note:Pinscanbeleftunconnectedwhennotused.
8 修订版1.2 CP2110 NameGPIO.4 –GM–GM1QFN24QFN28 19*28* Table7.CP2110PinDefinitions(Continued) Type Description DI/OInGPIOmode,thispinisauser-configurableinputoroutput. TXTGPIO.518*27* DOutDI/O InTXTmode,thispinistheTransmitTogglepinandtogglestoindicateUARTtransmission.Thepinislogichighwhenatransmissionisnotinprogress. InGPIOmode,thispinisauser-configurableinputoroutputfortheStandardCommInterface. RXTGPIO.615*19* DOutDI/O InRXTmode,thispinistheReceiveTogglepin.ThepinislogichighwhentheUARTisnotreceivingdata. Thispinisauser-configurableinputoroutput. GPIO.714*17* DI/OThispinisauser-configurableinputoroutput. GPIO.813*16* DI/OThispinisauser-configurableinputoroutput. GPIO.912*10* DI/OThispinisauser-configurableinputoroutput. SUSPEND11*12*DOutThispinislogichighwhentheCP2110isintheUSBSuspendstate. SUSPEND17*11*DOutThispinislogiclowwhentheCP2110isintheUSBSuspendstate. N/C 10*13,14, 15,20, 21,22* Noconnect.ThispinshouldbeleftunconnectedortiedtoVIO. *Note:Pinscanbeleftunconnectedwhennotused. 修订版1.2
9 CP2110 24GPIO.1_RTS23GPIO.2_CTS22GPIO.3_RS48521TX20RX19GPIO.4_TXT GPIO.0_CLK
1 GND
2 D+
3 D-
4 VIO
5 VDD
6 CP2110-GMTopView GND(optional) 18GPIO.5_RXT17SUSPEND16VPP15GPIO.614GPIO.713GPIO.8 REGIN7VBUS8 RST9N/C10SUSPEND11GPIO.912 Figure2.QFN-24PinoutDiagram(TopView) 10 修订版1.2 CP2110 28GPIO.4_TXT27GPIO.5_RXT26TXD25RXD24GPIO.1_RTS23GPIO.2_CTS22N.C. GPIO.3_RS4851GPIO.0_CLK2GND3D+4D–5VDD6REGIN7 CP2110-GM1 TopView GND(Optional) 21N.C.20N.C.19GPIO.618VPP17GPIO.716GPIO.815N.C VBUS8RST9 GPIO.910SUSPEND11SUSPEND12
N.C.13N.C.14 Figure3.QFN-28PinoutDiagram(TopView) 修订版1.2 11 CP2110
4.QFN-24封装规格 Figure4.QFN-24PackageDrawing Table8.QFN-24PackageDimensions DimensionMin Typ Max DimensionMin Typ Max
A 0.70 0.75 0.80 A1 0.00 0.02 0.05 b 0.18 0.25 0.30
D 4.00BSC. D2 2.55 2.70 2.80 e 0.50BSC.
E 4.00BSC. E2 2.55 2.70 2.80
L 0.30 0.40 0.50 L1 0.00 — 0.15 aaa — — 0.15 bbb — — 0.10 ddd — — 0.05 eee — — 0.08
Z — 0.24 —
Y — 0.18 — Notes:
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.DimensioningandTolerancingperANSIY14.5M-1994.3.ThisdrawingconformstoJEDECSolidStateOutlineMO-220,variationWGGDexceptforcustomfeaturesD2,E2,
Z,Y,andLwhicharetolerancedpersupplierdesignation.4.mendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 12 修订版1.2 CP2110 Figure5.QFN-24mendedPCBLandPattern Table9.QFN-24PCBLandPatternDimensions Dimension Min Max Dimension Min C1 3.90 4.00 C2 3.90 4.00
E 0.50BSC X1 0.20 0.30 X2 2.70 Y1 0.65 Y2 2.70 Notes:General
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.ThisLandPatternDesignisbasedontheIPC-7351guidelines. Max2.800.752.80 SolderMaskDesign3.Allmetalpadsaretobenon-soldermaskdefined(NSMD).Clearancebetweenthesoldermaskandthemetalpadistobe60mminimum,allthewayaroundthepad. StencilDesign4.Astainlesssteel,laser-cutandelectro-polishedstencilwithtrapezoidalwallsshouldbeusedtoassuregoodsolderpasterelease.5.Thestencilthicknessshouldbe0.125mm(5mils).6.Theratioofstencilaperturetolandpadsizeshouldbe1:1forallperimeterpads.7.A2x2arrayof1.10x1.10mmopeningsona1.30mmpitchshouldbeusedforthecenterpad. CardAssembly8.ANo-Clean,Type-3solderpasteismended.9.ThemendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 修订版1.2 13 CP2110
5.QFN-28封装规格 Figure6.QFN-28PackageDrawing Table10.QFN-28PackageDimensions DimensionMin Typ Max DimensionMin Typ Max
A 0.80 0.90 1.00 A1 0.00 0.02 0.05 A3 0.25REF b 0.18 0.23 0.30
D 5.00BSC. D2 2.90 3.15 3.35 e 0.50BSC.
E 5.00BSC. E2 2.90 3.15 3.35
L 0.35 0.55 0.65 L1 0.00 — 0.15 aaa 0.15 bbb 0.10 ddd 0.05 eee 0.08
Z 0.44
Y 0.18 Notes:
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.DimensioningandTolerancingperANSIY14.5M-1994.3.ThisdrawingconformstoJEDECSolidStateOutlineMO-220,variationVHHDexceptforcustomfeaturesD2,E2,
L,Z,andYwhicharetolerancedpersupplierdesignation.4.mendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 14 修订版1.2 CP2110 Figure7.QFN-28mendedPCBLandPattern Table11.QFN-28PCBLandPatternDimensions Dimension Min Max Dimension Min C1 4.80 C2 4.80
E 0.50 X1 0.20 0.30 X2 3.20 Y1 0.85 Y2 3.20 Notes:
General
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.ThisLandPatternDesignisbasedontheIPC-7351guidelines. Max3.300.953.30 SolderMaskDesign3.Allmetalpadsaretobenon-soldermaskdefined(NSMD).Clearancebetweenthesoldermaskandthemetalpadistobe60mminimum,allthewayaroundthepad. StencilDesign4.Astainlesssteel,laser-cutandelectro-polishedstencilwithtrapezoidalwallsshouldbeusedtoassuregoodsolderpasterelease.5.Thestencilthicknessshouldbe0.125mm(5mils).6.Theratioofstencilaperturetolandpadsizeshouldbe1:1forallperimeterpads.7.A3x3arrayof0.90mmopeningsona1.1mmpitchshouldbeusedforthecenterpadtoassuretheproperpastevolume(67%PasteCoverage). CardAssembly8.ANo-Clean,Type-3solderpasteismended.9.ThemendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 修订版1.2 15 CP2110
6.USB功能控制器和收发器 CP2110中的通用串行总线(USB)功能控制器是一个符合USB2.0标准的全速设备，带有集成收发器和片上匹配与上拉电阻。
USB功能控制器管理USB和UART之间的所有数据传输，还管理由USB主机控制器生成的命令请求以及用于控制UART和GPIO引脚功能的命令。
USB挂起和恢复模式均支持CP2110设备和外部电路的电源管理。
在总线上检测到挂起信号时，CP2110进入挂起模式。
进入挂起模式后，维持挂起信号。
在CP2110复位之后也会维持挂起信号，直至在USB枚举过程完成设备配置。
当设备处于挂起状态时，SUSPEND为逻辑高电平；当设备处于正常模式时，它为逻辑低电平。
SUSPEND引脚拥有与SUSPEND引脚相反的逻辑值。
发生以下任意情况时，CP2110退出挂起模式：检测到或生成恢复信号、检测到USB复位信号或发生设备复位。
在CP2110复位期间，SUSPEND和SUSPEND会弱上拉至高阻抗状态的VIO。
如果不希望出现这种情况，可使用强力下拉电阻(10k)以确保SUSPEND在复位期间仍保持低电平。
在USB挂起期间，各个引脚的逻辑电平和输出模式（推拉式或开路漏极）可在PROM中配置。
详见Section9。
16 修订版1.2 CP2110
7.异步串行数据总线(UART)接口 UART接口由TX（发送）和RX（接收）数据信号以及可选的RTS和CTS流控制信号组成。
UART可通过编程支持各种数据格式和波特率。
在PC上执行设备配置时设定数据格式和波特率。
每个接口可用的数据格式和波特率在表12中列出。
Table12.DataFormatsandBaudRates DataBitsBits ParityTypeBaudRate 5,6,7,and81,1.51,and2None,Even,Odd,Mark,Space300bpsto1Mbps2 Notes:1.1.5bitsonlyavailablewhenusing5databits.2.Baudratesabove500,000baudnotsupportedwith5or6databits. UART接口的波特率发生器非常灵活，允许用户请求300bps至1Mbps范围内的任意波特率。
如果波特率无法直接从内部24MHz振荡器生成，设备将选择尽可能接近的选项。
实际波特率由Equation1和Equation2得出。
ClockDivider=----------------------------------------2----4-----M-----H----z-----------------------------------------2
PrescaleRequestedBaudRate PrescalePrescale 公式
1.时钟分频器计算 =4ifRequestedBaudRate300bps=1ifRequestedBaudRate300bps ActualBaudRate=-----------------------------2---4-----M-----H-----z----------------------------2PrescaleClockDivider Prescale=4ifRequestedBaudRate300bpsPrescale=1ifRequestedBaudRate300bps 公式
2.波特率计算 大部分波特率可在小于1.0%的误差率下生成。
一般来说，大多数UART应用都将发送器和接收器的波特率误差率限制在不超过±2%的范围内。
在Equation1中获得的时钟分频器值四舍五入为最接近的整数，这样可能会产生误差源。
另一个误差源将是24MHz振荡器，它可精确到±0.25%。
知道了实际波特率和请求的波特率，即可使用Equation3计算出总波特率误差。
BaudRateError(%)=1001–-------A----c---t-u----a---l---B----a---u----d-----R----a---t--e--------0.25%RequestedBaudRate 公式
3.波特率误差计算UART也支持断线传输。
可在1至125ms的范围内设定断线的时长，它也可以设定为无限期传输，直至应用程序发出停止命令。
修订版1.2 17 CP2110
8.GPIO引脚 CP2110支持10个用户可配置的GPIO引脚。
这些GPIO引脚中的每一个均可用作输入、开路漏极输出或推拉输出。
这些GPIO引脚的其中六个也提供备选功能，如表13所列。
有关配置和使用这些引脚的更多信息可在SiliconLabs网站的“AN721：CP21xx定制指南”中找到。
Table13.GPIOPinAlternateFunctions GPIOPinGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4GPIO.5 AlternateFunctionCLKOutputRTSCTS RS-485TransceiverControlTXToggleRXToggle 所有GPIO引脚的默认配置在表14中提供。
可对每个设备的引脚配置进行一次性编程。
请参见Section9，了解为GPIO引脚功能编程的更多信息。
Table14.GPIOPinDefaultConfiguration GPIOPinGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4 DefaultFunctionGPIOInputRTSCTS RS-485TransceiverControlTXToggle GPIOPinGPIO.5GPIO.6GPIO.7GPIO.8GPIO.9 DefaultFunctionRXToggleGPIOInputGPIOInput GPIOPush-PullOutputGPIOPush-PullOutput 开路漏极输出和推拉式输出之间的差别在于GPIO输出何时驱动到高电平。
逻辑高电平的开路漏极输出通过内部上拉电阻将引脚拉至VIO轨。
逻辑高电平推拉式输出直接将引脚连接到VIO电压。
以比VIO引脚更高的电压连接到逻辑时，通常使用开路漏极输出。
这些引脚可通过外部上拉电阻安全地拉至更高的外部电压。
最大外部上拉电压为5V。
读取和写入GPIO引脚的速度受制于USB总线的时序。
不建议将配置为输入或输出的GPIO引脚用于实时信号。
18 修订版1.2 CP2110 8.1.GPIO.0—时钟输出 GPIO.0可配置为输出可配置的CMOS时钟输出。
设备完成枚举并退出USB挂起模式的同时，引脚上出现时钟输出。
当设备进入USB挂起模式时，时钟输出从引脚中移除。
可通过使用分频器来配置输出频率，表6中规定了精度。
当分频器设定为0时，输出频率为24MHz。
对于介于1至255之间的分频器值，输出频率由以下公式确定： GPIO.0ClockFrequency=-----2----4-----M-----H----z-----2Divider 公式
4.GPIO.0时钟输出频率此分频器独立于用于设定UART波特率的分频器。
8.2.GPIO.1-2—硬件流控制（RTS和CTS） 默认情况下，GPIO.1和GPIO.2配置为以硬件流控制引脚RTS和CTS的形式工作。
除了GPIOPROM配置之外，设备还必须配置为使用硬件流控制来使用这些引脚。
RTS，或称发送就绪，是来自CP2110的低电平有效输出，它向外部UART设备指明CP2110的UARTRXFIFO尚未达到450字节的水印级别，已准备接收更多数据。
当RXFIFO中的数据量达到水印时，CP2110将RTS拉至高电平，指示外部UART设备停止发送数据。
CTS，或称清除发送，是向CP2110发出的低电平有效输入，被外部UART设备用来向CP2110指明外部UART设备的RXFIFO何时装满。
一旦CTS被拉入高电平，CP2110将不会发送超过两个字节的数据。
CP2110 RS232System TX TX RX RX GPIO.1–RTS RTS GPIO.2–CTS CTS Figure8.HardwareFlowControlTypicalConnectionDiagram 修订版1.2 19 CP2110 8.3.GPIO.3—RS-485收发器总线控制 GPIO.3可配置为RS-485总线收发器控制引脚，连接到收发器的DE和RE输入。
当为RS-485模式进行配置时，在UART数据传输以及断线传输过程中引脚保持有效。
GPIO.3的RS-485模式默认为有效高电平，但也可配置为有效低电平模式。
CP2110 RS485Transceiver TX
R RX
D GPIO.3–RS485 RE DE Figure9.RS-485TransceiverTypicalConnectionDiagram 8.4.GPIO.4-5—发送和接收切换 GPIO.4和GPIO.5可配置为发送切换和接收切换引脚。
当设备不发送或接收数据时，这些引脚处于逻辑高电平；当进行数据传输时，它们以表6中指定的固定速率切换。
通常，这些引脚连接到两个LED以指明数据传输。
VIO CP2110 GPIO.4–TXToggle GPIO.5–RXToggle Figure10.TransmitandReceiveToggleTypicalConnectionDiagram 有关配置和使用这些引脚的更多信息可在Section9以及SiliconLabs网站的“AN721：CP21xx定制指南”中找到。
20 修订版1.2 CP2110
9.一次性可编程ROM CP2110包括一个内部一次性可编程ROM，可用于定制OEM应用所需的USB供应商ID(VID)、产品ID(PID)、制造商字符串、产品描述字符串、电源描述符、设备发布编号、设备序列号、GPIO配置以及挂起引脚和模式。
如果可编程ROM未定制，则会使用表15和表16所示的默认配置数据。
Table15.DefaultUSBConfigurationData NameVendorIDProductIDPowerDescriptor(Attributes)PowerDescriptor(Max.Power)ReleaseNumberManufacturerStringProductDescriptionStringSerialString Value10C4hEA80h80h(Bus-powered)32h(100mA)0100h(ReleaseVersion01.00)“SiliconLaboratories”(62ASCIIcharactersmaximum)“CP2110HIDUSB-to-UARTBridge”(62ASCIIcharactersmaximum)Unique8characterASCIIstring(30ASCIIcharactersmaximum) NameGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4GPIO.5GPIO.6GPIO.7GPIO.8 Table16.DefaultGPIO,UART,andSuspendConfigurationData ValueGPIOinputRTSCTSRS-485TransceiverControlTXToggleRXToggleGPIOinputGPIOinputGPIOpush-pulloutput NameGPIO.9Flush_BuffersTXModeSUSPENDModeSUSPENDModeSuspendLatchSuspendModeRS-485LevelClockDivider ValueGPIOpush-pulloutputFlushTXandRXFIFOonopenPush-pullPush-pullPush-pull0x00000x0000ActiveHighDivideby1(24MHz) 虽然USB配置数据的定制是可选的，但是我们强烈建议对VID/PID组合进行定制。
使用唯一的VID/PID将防止设备被任何其他制造商的软件应用程序识别。
供应商ID可从获取，SiliconLabs也可为OEM产品提供免费的PID，可以与SiliconLabsVID配合使用。
所有CP2110设备均可预先编入唯一的序列号。
如果可以实现将多台基于CP2110的设备连接到同一台PC，则拥有唯一的序列号是非常重要的。
应用说明“AN433：CP2110/4HID至UARTAPI规格”包括有关可编程值及其有效选项的更多信息。
请注意，PROM中的某些项以组的形式进行编程，对组中的其中一项编程后，便无法再对该组中的任何其他项进行编程。
SiliconLabs可在装运发货之前对配置数据ROM编程，将所需的配置信息编入其内。
也可在PCB上增加一个电容，通过USB接口在系统内编程。
如果配置ROM需要在系统内编程，则必须在VPP引脚和接地之间增加一个4.7µF电容器。
在编程操作期间，不得将其他电路连接到VPP，并且VDD必须维持在3.3V或更高，以便成功写入到配置ROM。
修订版1.2 21 CP2110 10.稳压器 CP2110包括一个片上5至3.45V稳压器。
这使得CP2110可配置为USB总线供电的设备或USB自供电的设备。
使用稳压器的总线供电应用中的典型设备连接图如图11所示。
当启用时，稳压器输出显示在VDD引脚上，可用于为外部设备提供电源。
请参见表
5，了解稳压器电气特性。
如果稳压器用于在自供电应用中提供VDD，请使用与图11相同的连接，但是需将REGIN连接到板载5V电源，并从VBUS引脚断开它。
此外，如果当VBUS为5V时REGIN可能无供电，则图12的备注5中所示的电阻分频器需要符合表1中的VBUS规格的绝对最大电压。
VIONote3 Note1 3.3VPower1-5
F 0.1
F VIOVDD CP2110 RSTSUSPENDSUSPEND VPP 4.7k SuspendSignals Note4 4.7
F USBConnector VBUSD+D- GND 1
F REGIN GND VBUSD+D- Note2 TXRXGPIO.0_CLKGPIO.1_RTSGPIO.2_CTSGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 StandardUART andGPIOSignals Note1:VIOcanbeconnecteddirectlytoVDDortoasupplyaslowas1.8VtosettheI/Ointerfacevoltage. Note2:AvalanchetransientvoltagesuppressionpatiblewithFull-speedUSBshouldbeaddedattheconnectorforESDprotection.UseLittelfusep/nSP0503BAHTorequivalent. Note3:Anexternalpull-upisnotrequired,butcanbeaddedfornoiseimmunity.Note4:IfprogrammingtheconfigurationROMviaUSB,adda4.7FcapacitorbetweenVPP andground.Duringaprogrammingoperation,donotconnecttheVPPpintoothercircuitry,andensurethatVDDisatleast3.3V. Figure11.TypicalBus-PoweredConnectionDiagram 22 修订版1.2 CP2110 此外，如果将3.0至3.6V电源提供给VDD引脚，CP2110可充当USB自供电设备，绕过稳压器。
对于此配置，请将REGIN输入连接到VDD以绕开稳压器。
自供电应用中绕开稳压器的典型设备连接图如图12所示。
USB最大功率和功率属性描述符必须匹配设备功耗使用和配置。
请参见应用说明“AN721：CP21xx定制指南”，了解如何为CP2110定制USB描述符。
VIONote3 3.3VPower Note1 VIOVDDREGIN CP2110 RSTSUSPENDSUSPEND VPP 4.7k SuspendSignals Note4 4.7
F 1-5
F 0.1
F Note5(Optional)24k USB Connector 47k VBUSD+D- GND GND VBUSD+D- TXRXGPIO.0_CLKGPIO.1_RTSGPIO.2_CTSGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 StandardUART andGPIOSignals Note2 Note1:VIOcanbeconnecteddirectlytoVDDortoasupplyaslowas1.8VtosettheI/Ointerfacevoltage. Note2:AvalanchetransientvoltagesuppressionpatiblewithFull-speedUSBshouldbeaddedattheconnectorforESDprotection.UseLittelfusep/nSP0503BAHTorequivalent. Note3:Anexternalpull-upisnotrequired,butcanbeaddedfornoiseimmunity.Note4:IfprogrammingtheconfigurationROMviaUSB,adda4.7FcapacitorbetweenVPP andground.Duringaprogrammingoperation,donotconnecttheVPPpintoothercircuitry,andensurethatVDDisatleast3.3V.Note5:Forself-poweredsystemswhereVDDandVIOmaybeunpoweredwhenVBUSisconnectedto5V,aresistordivider(orfunctionally-equivalentcircuit)onVBUSisrequiredtomeettheabsolutemaximumvoltageonVBUSspecificationintheElectricalCharacteristicssection. Figure12.TypicalSelf-PoweredConnectionDiagram(RegulatorBypass) 修订版1.2 23 CP2110 11.CP2110接口规格和Windows接口DLL CP2110是一个USB人机接口设备(HID)，而且由于大多数操作系统都包括原生HID驱动程序，所以不需要安装定制驱动程序。
CP2110不适合其中一种标准HID设备类型（例如，键盘或鼠标），因此任何CP2110PC应用程序都需要使用CP2110的HID规格来与设备通信。
CP2110的低电平HID规格在“AN434：CP2110/4接口规格”中提供。
本文档描述了打开、读取、写入和关闭设备的所有基本功能，以及ROM编程功能。
SiliconLabs提供了WindowsDLL，封装了CP2110HID接口及增加了更高级的功能（例如，读/写超时）。
此DLL是CP2110的推荐接口。
CP2110WindowsDLL规格中介绍了该WindowsDLL。
这些文档和DLL均可在CP2110EKCD中找到，也在/网上提供。
24 修订版1.2 12.相关应用说明 以下应用说明适用于CP2110。
这些应用说明及其随附软件的最新版本可在/products/mcu/Pages/ApplicationNotes.aspx找到。
AN721：CP21xx设备定制指南。
此应用说明描述如何使用AN721软件CP21xxCustomizationUtility在CP2110设备上配置USB参数。
AN434：CP2110/4接口规格。
此应用说明描述如何使用低电平HID接口连接到CP2110。
AN433：CP2110/4HID至UARTAPI规格。
此应用说明描述如何使用Windows接口dll和MacOSXdylib连接到CP2110。
CP2110 修订版1.2 25 CP2110 文档更改列表 修订版1.0至修订版1.1 在整个文档中增加对CP2110-GM1封装的支持。
修订版1.1至修订版1.2 为第5页上的表
1，“AbsoluteMaximumRatings”中的VBUS增加了一行。
在第6页上的表
4，“ResetElectricalCharacteristics”的加电规格中增加了VDD上升时间。
在第5页上的表
2，“GlobalDCElectricalCharacteristics”中增加了VPP电压和电容器规格。
将AN144参考更新到AN721。
更新了第22页上的“10.稳压器”，在自供电系统的VBUS要求中增加了绝对最大电压。
26 修订版1.2 SimplicityStudio One-clickesstoMCUandwirelesstools,documentation,software,sourcecodelibraries&more.AvailableforWindows,MacandLinux!
IoTPortfolio/IoT SW/HW/simplicity Quality/quality Supportand DisclaimerSiliconLabsintendstoprovidecustomerswiththelatest,urate,andin-depthdocumentationofallperipheralsandmodulesavailableforsystemandsoftwareimplementersusingorintendingtousetheSiliconLabsproducts.Characterizationdata,availablemodulesandperipherals,memorysizesandmemoryaddressesrefertoeachspecificdevice,and"Typical"parametersprovidedcananddovaryindifferentapplications.Applicationexamplesdescribedhereinareforillustrativepurposesonly.SiliconLabsreservestherighttomakechangeswithoutfurthernoticeandlimitationtoproductinformation,specifications,anddescriptionsherein,anddoesnotgivewarrantiesastotheuracypletenessoftheincludedinformation.SiliconLabsshallhavenoliabilityfortheconsequencesofuseoftheinformationsuppliedherein.Thisdocumentdoesnotimplyorexpresscopyrightlicensesgrantedhereundertodesignorfabricateanyintegratedcircuits.TheproductsarenotdesignedorauthorizedtobeusedwithinanyLifeSupportSystemwithoutthespecificwrittenconsentofSiliconLabs.A"LifeSupportSystem"isanyproductorsystemintendedtosupportorsustainlifeand/orhealth,which,ifitfails,canbereasonablyexpectedtoresultinsignificantpersonalinjuryordeath.SiliconLabsproductsarenotdesignedorauthorizedformilitaryapplications.SiliconLabsproductsshallundernocircumstancesbeusedinweaponsofmassdestructionincluding(butnotlimitedto)nuclear,biologicalorchemicalweapons,ormissilescapableofdeliveringsuchweapons. TrademarkInformationSiliconLaboratoriesInc.®,SiliconLaboratories®,SiliconLabs®,SiLabs®andtheSiliconLabslogo®,Bluegiga®,BluegigaLogo®,Clockbuilder®,CMEMS®,DSPLL®,EFM®,EFM32®,EFR,Ember®,EnergyMicro,EnergyMicrologobinationsthereof,"theworld’smostenergyfriendlymicrocontrollers",Ember®,EZLink®,EZRadio®,EZRadioPRO®,Gecko®,ISOmodem®,Precision32®,ProSLIC®,SimplicityStudio®,SiPHY®,Telegesis,theTelegesisLogo®,USBXpress®andothersaretrademarksorregisteredtrademarksofSiliconLabs.ARM,CORTEX,Cortex-M3andTHUMBaretrademarksorregisteredtrademarksofARMHoldings.KeilisaregisteredtrademarkofARMLimited.Allotherproductsorbrandnamesmentionedhereinaretrademarksoftheirrespectiveholders. SiliconLaboratoriesInc.400WestCesarChavezAustin,TX78701USA
温度范围：–40至+85°
C ConnecttoVBUSorExternalSupply USBConnector VBUSD+D- GND REGINVDD VoltageRegulator 48MHzOscillator GND USBInterface VBUS Full-SpeedPeripheral D+ 12Mbps Function D- TransceiverController CP2110 BaudRateGenerator DataFIFOs 480BRX480BTX RST 343BytePROM VPP (ProductCustomization) UARTController GPIOandSuspendController TXRXGPIO.1_RTSGPIO.2_CTS GPIO.0_CLKGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 UARTAndFlowControl GPIOSignals LogicLevel Supply VIO (1.8VtoVDD) 修订版1.211/13 I/OPowerandLogicLevels Figure1.ExampleSystemDiagram 版权所有©2013bySiliconLaboratories SUSPENDSUSPEND SuspendSignals CP2110 CP2110
2 修订版1.2 目录 CP2110 章节 页码
1.系统概述.................................................................42.电气特性.................................................................53.引脚分配和封装定义........................................................84.QFN-24封装规格.........................................................125.QFN-28封装规格.........................................................146.USB功能控制器和收发器..................................................167.异步串行数据总线(UART)接口..............................................178.GPIO引脚..............................................................18 8.1.GPIO.0—时钟输出..................................................198.2.GPIO.1-2—硬件流控制（RTS和CTS）.................................198.3.GPIO.3—RS-485收发器总线控制......................................208.4.GPIO.4-5—发送和接收切换...........................................209.一次性可编程ROM.......................................................2110.稳压器.................................................................2211.CP2110接口规格和Windows接口DLL.....................................2412.相关应用说明...........................................................25 文档更改列表..............................................................26联系信息..................................................................27 修订版1.2
3 CP2110
1.系统概述 CP2110是一种高度集成的HIDUSB至UART桥接器控制器，采用最少的元件和PCB空间，为将RS-232设计更新为USB提供了简单的解决方案。
CP2110在一个紧凑的4x4mmQFN24和5x5mmQFN28封装（有时称为“MLF”或“MLP”）内包括了USB2.0全速功能控制器、USB收发器、振荡器、一次性可编程ROM和异步串行数据总线(UART)。
片上一次性可编程ROM提供了OEM应用所需的选择，可定制USB供应商ID、产品ID、制造商产品字符串、产品描述字符串、电源描述符、设备发布编号、设备序列号和GPIO配置。
CP2110使用标准USBHID设备类别，大部分操作系统原生支持该类别。
不需要为此设备安装定制驱动程序。
Windows应用程序通过SiliconLabs提供的WindowsDLL与CP2110通信。
还提供了CP2110的接口规格，以便让任何支持HID的操作系统均可以进行API开发。
注意：CP2110设备将不会枚举为标准HID鼠标或键盘。
CP2110UART接口实现了所有RS-232信号，包括控制和硬件握手，因此不需要修改现有系统固件。
CP2110的UART能力包括：支持300至1Mbps范围内的波特率、硬件流控制、支持5-8个数据位、5种类型的奇偶校验并支持RS-485。
该设备还具备共计10个GPIO信号，用户可将其定义为状态和控制信息。
其中六个GPIO信号支持备选功能，包括硬件流控制（RTS和CTS）、可配置时钟输出（24MHz至47kHz）、RS-485收发器控制以及TX和RXLED切换。
在–GM封装中，通过VIO引脚，支持低至1.8VI/O接口电压。
在-GM1封装中，VIO引脚在内部连接到VDD。
CP2110的评估套件（零件编号：CP2110EK）可供使用。
它包括一个基于CP2110的USB至UART/RS-232评估板、WindowsDLL和测试应用程序、USB和RS-232电缆以及完整的文档。
请访问，获取CP2110的最新应用说明和产品支持信息。
请联系SiliconLabs销售代表或访问订购CP2110评估套件。
4 修订版1.2 CP2110
2.电气特性 Table1.AbsoluteMaximumRatings Parameter TestConditionMin Typ Max Unit AmbientTemperatureunderBias –55 — 125 °
C StorageTemperature –65 — 150 °
C VoltageonRST,GPIOorUARTPinswithrespecttoGND VIO>2.2VVIO<2.2V –0.3 — 5.8
V –0.3 — VIO+ 3.6 VoltageonVBUSwithrespecttoGND VDD>3.0VVDDnotpowered –0.3–0.3 — 5.8
V — VDD+ 3.6 VoltageonVDDorVIOwithrespecttoGND –0.3 — 4.2
V MaximumTotalCurrentthroughVDD,VIO,andGND — — 500 mA MaximumOutputCurrentSunkbyRSToranyI/Opin — — 100 mA 注意：Stressesabovethoselistedmaycausepermanentdamagetothedevice.Thisisastressratingonly,andfunctionaloperationofthedevicesatorexceedingtheconditionsintheoperationlistingsofthisspecificationisnotimplied.Exposuretomaximumratingconditionsforextendedperiodsmayaffectdevicereliability. Table2.GlobalDCElectricalCharacteristics VDD=3.0to3.6V,–40to+85°Cunlessotherwisespecified. Parameter TestCondition Min Typ Max Unit DigitalSupplyVoltage(VDD) 3.0 DigitalPortI/OSupplyVoltage(VIO) –GMpackagesonly 1.8 VDD=VIOon–GM1 VoltageonVPPwithrespecttoGNDduringa VIO>3.3V 5.75 ROMprogrammingoperation CapacitoronVPPforROMprogrammingSupplyCurrent1 SupplyCurrent1 SupplyCurrent—USBPull-up2 — NormalOperation; — VREGEnabled Suspended; — VREGEnabled — — 3.6
V — VDD
V — VIO+3.6
V 4.7 — µ
F 11.3 12.5 mA 120 220 µ
A 200 228 µ
A SpecifiedOperatingTemperatureRange –40 — +85 °
C Notes:
1.IfthedeviceisconnectedtotheUSBbus,theUSBpull-upcurrentshouldbeaddedtothesupplycurrenttocalculatetotalrequiredcurrent.2.TheUSBpull-upsupplycurrentvaluesarecalculatedvaluesbasedonUSBspecifications. 修订版1.2
5 CP2110 Table3.UARTandSuspendI/ODCElectricalCharacteristics VIO=1.8to3.6V,–40to+85°Cunlessotherwisespecified. ParametersOutputHighVoltage(VOH) OutputLowVoltage(VOL) InputHighVoltage(VIH)InputLowVoltage(VIL)InputLeakageCurrentMaximumInputVoltage TestCondition Min Typ Max IOH=–10µAIOH=–3mAIOH=–10mA IOL=10µAIOL=8.5mAIOL=25mA VIO–0.1 — — VIO–0.2 — — — VIO–0.4 — — — 0.1 — — 0.4 — 0.6 — 0.7xVIO — — — — 0.6 WeakPull-UpOff — —
1 WeakPull-UpOn,VIO=0V — 25 50 Opendrain,logichigh
(1) — — 5.8 Table4.ResetElectricalCharacteristics –40to+85°Cunlessotherwisespecified. Parameter TestCondition RSTInputHighVoltage RSTInputLowVoltage MinimumRSTLowTimetoGenerateaSystemReset VDDRampTimeforPowerOn Min Typ Max 0.75xVIO — — — — 0.6 15 — — — —
1 UnitV VVVµAV UnitVVµsms
6 修订版1.2 CP2110 Table5.VoltageRegulatorElectricalSpecifications –40to+85°Cunlessotherwisespecified. Parameter TestCondition MinTypMaxUnit InputVoltageRange 3.0—5.25V OutputVoltage OutputCurrent=1to100mA* 3.33.453.6
V VBUSDetectionInputThreshold 2.5— —
V BiasCurrent — —120µ
A *Note:Themaximumregulatorsupplycurrentis100mA.ThisincludesthesupplycurrentoftheCP2110. Table6.GPIOOutputSpecifications –40to+85°Cunlessotherwisespecified. Parameter TestCondition GPIO.0ClockOutput RS-485ActiveTimeAfterBitTXToggleRateRXToggleRate
1.Theoutputfrequencyisconfigurablefrom24MHzto47kHz.2.Bit-timeiscalculatedas1/baudrate. MinOutputx 0.985——— TypOutput1 11010 MaxOutputx 1.015——— UnitHz bittime2HzHz 修订版1.2
7 CP2110
3.引脚分配和封装定义 NameVDD Table7.CP2110PinDefinitions –GM–GM1QFN24QFN28 Type Description
6 6PowerInPowerSupplyVoltageInput. PowerOutVoltageRegulatorOutput.SeeSection10. VIO
5 PowerInI/OSupplyVoltageInput.InternallyconnectedtoVDDon–GM1packages. GND
2 3 Ground.Mustbetiedtoground. RST
9 REGIN
7 9 DI/ODeviceReset.Open-drainoutputofinternalPORorVDDmonitor.An externalsourcecaninitiateasystemresetbydrivingthispinlowforthe timespecifiedin表
4. 7PowerIn5VRegulatorInput.Thispinistheinputtotheon-chipvoltageregulator. VBUSVPP
8 8 DInVBUSSenseInput.ThispinshouldbeconnectedtotheVBUSsignalofa work. 16*18*SpecialConnect4.7FcapacitorbetweenthispinandgroundtosupportROMprogrammingviatheUSBinterface. D+
3 4 DI/OUSBD+ D–
4 5 DI/OUSBD– TX 21 26 DOutAsynchronousdataoutput(UARTTransmit)fortheUARTInterface. RX 20 25 DInAsynchronousdatainput(UARTReceive)fortheUARTInterface. GPIO.01* 2* DI/OInGPIOmode,thispinisauser-configurableinputoroutput. CLKGPIO.124*24* DOutDI/O InCLKmode,thispinoutputsaconfigurablefrequencyclocksignal.InGPIOmode,thispinisauser-configurableinputoroutput. RTSGPIO.223*23* DOutDI/O Inhardwareflowcontrolmode,thispinistheReadyToSendcontroloutput(activelow)fortheUARTinterface. InGPIOmode,thispinisauser-configurableinputoroutput. CTSGPIO.322*1* DInDI/O Inhardwareflowcontrolmode,thispinistheClearToSendcontrolinput(activelow)fortheUARTinterface. InGPIOmode,thispinisauser-configurableinputoroutput. RS485 DOut InRS-485mode,thispinisthetransmitactivepinfortheRS-485transceiver. *Note:Pinscanbeleftunconnectedwhennotused.
8 修订版1.2 CP2110 NameGPIO.4 –GM–GM1QFN24QFN28 19*28* Table7.CP2110PinDefinitions(Continued) Type Description DI/OInGPIOmode,thispinisauser-configurableinputoroutput. TXTGPIO.518*27* DOutDI/O InTXTmode,thispinistheTransmitTogglepinandtogglestoindicateUARTtransmission.Thepinislogichighwhenatransmissionisnotinprogress. InGPIOmode,thispinisauser-configurableinputoroutputfortheStandardCommInterface. RXTGPIO.615*19* DOutDI/O InRXTmode,thispinistheReceiveTogglepin.ThepinislogichighwhentheUARTisnotreceivingdata. Thispinisauser-configurableinputoroutput. GPIO.714*17* DI/OThispinisauser-configurableinputoroutput. GPIO.813*16* DI/OThispinisauser-configurableinputoroutput. GPIO.912*10* DI/OThispinisauser-configurableinputoroutput. SUSPEND11*12*DOutThispinislogichighwhentheCP2110isintheUSBSuspendstate. SUSPEND17*11*DOutThispinislogiclowwhentheCP2110isintheUSBSuspendstate. N/C 10*13,14, 15,20, 21,22* Noconnect.ThispinshouldbeleftunconnectedortiedtoVIO. *Note:Pinscanbeleftunconnectedwhennotused. 修订版1.2
9 CP2110 24GPIO.1_RTS23GPIO.2_CTS22GPIO.3_RS48521TX20RX19GPIO.4_TXT GPIO.0_CLK
1 GND
2 D+
3 D-
4 VIO
5 VDD
6 CP2110-GMTopView GND(optional) 18GPIO.5_RXT17SUSPEND16VPP15GPIO.614GPIO.713GPIO.8 REGIN7VBUS8 RST9N/C10SUSPEND11GPIO.912 Figure2.QFN-24PinoutDiagram(TopView) 10 修订版1.2 CP2110 28GPIO.4_TXT27GPIO.5_RXT26TXD25RXD24GPIO.1_RTS23GPIO.2_CTS22N.C. GPIO.3_RS4851GPIO.0_CLK2GND3D+4D–5VDD6REGIN7 CP2110-GM1 TopView GND(Optional) 21N.C.20N.C.19GPIO.618VPP17GPIO.716GPIO.815N.C VBUS8RST9 GPIO.910SUSPEND11SUSPEND12
N.C.13N.C.14 Figure3.QFN-28PinoutDiagram(TopView) 修订版1.2 11 CP2110
4.QFN-24封装规格 Figure4.QFN-24PackageDrawing Table8.QFN-24PackageDimensions DimensionMin Typ Max DimensionMin Typ Max
A 0.70 0.75 0.80 A1 0.00 0.02 0.05 b 0.18 0.25 0.30
D 4.00BSC. D2 2.55 2.70 2.80 e 0.50BSC.
E 4.00BSC. E2 2.55 2.70 2.80
L 0.30 0.40 0.50 L1 0.00 — 0.15 aaa — — 0.15 bbb — — 0.10 ddd — — 0.05 eee — — 0.08
Z — 0.24 —
Y — 0.18 — Notes:
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.DimensioningandTolerancingperANSIY14.5M-1994.3.ThisdrawingconformstoJEDECSolidStateOutlineMO-220,variationWGGDexceptforcustomfeaturesD2,E2,
Z,Y,andLwhicharetolerancedpersupplierdesignation.4.mendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 12 修订版1.2 CP2110 Figure5.QFN-24mendedPCBLandPattern Table9.QFN-24PCBLandPatternDimensions Dimension Min Max Dimension Min C1 3.90 4.00 C2 3.90 4.00
E 0.50BSC X1 0.20 0.30 X2 2.70 Y1 0.65 Y2 2.70 Notes:General
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.ThisLandPatternDesignisbasedontheIPC-7351guidelines. Max2.800.752.80 SolderMaskDesign3.Allmetalpadsaretobenon-soldermaskdefined(NSMD).Clearancebetweenthesoldermaskandthemetalpadistobe60mminimum,allthewayaroundthepad. StencilDesign4.Astainlesssteel,laser-cutandelectro-polishedstencilwithtrapezoidalwallsshouldbeusedtoassuregoodsolderpasterelease.5.Thestencilthicknessshouldbe0.125mm(5mils).6.Theratioofstencilaperturetolandpadsizeshouldbe1:1forallperimeterpads.7.A2x2arrayof1.10x1.10mmopeningsona1.30mmpitchshouldbeusedforthecenterpad. CardAssembly8.ANo-Clean,Type-3solderpasteismended.9.ThemendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 修订版1.2 13 CP2110
5.QFN-28封装规格 Figure6.QFN-28PackageDrawing Table10.QFN-28PackageDimensions DimensionMin Typ Max DimensionMin Typ Max
A 0.80 0.90 1.00 A1 0.00 0.02 0.05 A3 0.25REF b 0.18 0.23 0.30
D 5.00BSC. D2 2.90 3.15 3.35 e 0.50BSC.
E 5.00BSC. E2 2.90 3.15 3.35
L 0.35 0.55 0.65 L1 0.00 — 0.15 aaa 0.15 bbb 0.10 ddd 0.05 eee 0.08
Z 0.44
Y 0.18 Notes:
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.DimensioningandTolerancingperANSIY14.5M-1994.3.ThisdrawingconformstoJEDECSolidStateOutlineMO-220,variationVHHDexceptforcustomfeaturesD2,E2,
L,Z,andYwhicharetolerancedpersupplierdesignation.4.mendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 14 修订版1.2 CP2110 Figure7.QFN-28mendedPCBLandPattern Table11.QFN-28PCBLandPatternDimensions Dimension Min Max Dimension Min C1 4.80 C2 4.80
E 0.50 X1 0.20 0.30 X2 3.20 Y1 0.85 Y2 3.20 Notes:
General
1.Alldimensionsshownareinmillimeters(mm)unlessotherwisenoted.2.ThisLandPatternDesignisbasedontheIPC-7351guidelines. Max3.300.953.30 SolderMaskDesign3.Allmetalpadsaretobenon-soldermaskdefined(NSMD).Clearancebetweenthesoldermaskandthemetalpadistobe60mminimum,allthewayaroundthepad. StencilDesign4.Astainlesssteel,laser-cutandelectro-polishedstencilwithtrapezoidalwallsshouldbeusedtoassuregoodsolderpasterelease.5.Thestencilthicknessshouldbe0.125mm(5mils).6.Theratioofstencilaperturetolandpadsizeshouldbe1:1forallperimeterpads.7.A3x3arrayof0.90mmopeningsona1.1mmpitchshouldbeusedforthecenterpadtoassuretheproperpastevolume(67%PasteCoverage). CardAssembly8.ANo-Clean,Type-3solderpasteismended.9.ThemendedcardreflowprofileispertheJEDEC/IPCJ-STD-020specificationforSmallBodyComponents. 修订版1.2 15 CP2110
6.USB功能控制器和收发器 CP2110中的通用串行总线(USB)功能控制器是一个符合USB2.0标准的全速设备，带有集成收发器和片上匹配与上拉电阻。
USB功能控制器管理USB和UART之间的所有数据传输，还管理由USB主机控制器生成的命令请求以及用于控制UART和GPIO引脚功能的命令。
USB挂起和恢复模式均支持CP2110设备和外部电路的电源管理。
在总线上检测到挂起信号时，CP2110进入挂起模式。
进入挂起模式后，维持挂起信号。
在CP2110复位之后也会维持挂起信号，直至在USB枚举过程完成设备配置。
当设备处于挂起状态时，SUSPEND为逻辑高电平；当设备处于正常模式时，它为逻辑低电平。
SUSPEND引脚拥有与SUSPEND引脚相反的逻辑值。
发生以下任意情况时，CP2110退出挂起模式：检测到或生成恢复信号、检测到USB复位信号或发生设备复位。
在CP2110复位期间，SUSPEND和SUSPEND会弱上拉至高阻抗状态的VIO。
如果不希望出现这种情况，可使用强力下拉电阻(10k)以确保SUSPEND在复位期间仍保持低电平。
在USB挂起期间，各个引脚的逻辑电平和输出模式（推拉式或开路漏极）可在PROM中配置。
详见Section9。
16 修订版1.2 CP2110
7.异步串行数据总线(UART)接口 UART接口由TX（发送）和RX（接收）数据信号以及可选的RTS和CTS流控制信号组成。
UART可通过编程支持各种数据格式和波特率。
在PC上执行设备配置时设定数据格式和波特率。
每个接口可用的数据格式和波特率在表12中列出。
Table12.DataFormatsandBaudRates DataBitsBits ParityTypeBaudRate 5,6,7,and81,1.51,and2None,Even,Odd,Mark,Space300bpsto1Mbps2 Notes:1.1.5bitsonlyavailablewhenusing5databits.2.Baudratesabove500,000baudnotsupportedwith5or6databits. UART接口的波特率发生器非常灵活，允许用户请求300bps至1Mbps范围内的任意波特率。
如果波特率无法直接从内部24MHz振荡器生成，设备将选择尽可能接近的选项。
实际波特率由Equation1和Equation2得出。
ClockDivider=----------------------------------------2----4-----M-----H----z-----------------------------------------2
PrescaleRequestedBaudRate PrescalePrescale 公式
1.时钟分频器计算 =4ifRequestedBaudRate300bps=1ifRequestedBaudRate300bps ActualBaudRate=-----------------------------2---4-----M-----H-----z----------------------------2PrescaleClockDivider Prescale=4ifRequestedBaudRate300bpsPrescale=1ifRequestedBaudRate300bps 公式
2.波特率计算 大部分波特率可在小于1.0%的误差率下生成。
一般来说，大多数UART应用都将发送器和接收器的波特率误差率限制在不超过±2%的范围内。
在Equation1中获得的时钟分频器值四舍五入为最接近的整数，这样可能会产生误差源。
另一个误差源将是24MHz振荡器，它可精确到±0.25%。
知道了实际波特率和请求的波特率，即可使用Equation3计算出总波特率误差。
BaudRateError(%)=1001–-------A----c---t-u----a---l---B----a---u----d-----R----a---t--e--------0.25%RequestedBaudRate 公式
3.波特率误差计算UART也支持断线传输。
可在1至125ms的范围内设定断线的时长，它也可以设定为无限期传输，直至应用程序发出停止命令。
修订版1.2 17 CP2110
8.GPIO引脚 CP2110支持10个用户可配置的GPIO引脚。
这些GPIO引脚中的每一个均可用作输入、开路漏极输出或推拉输出。
这些GPIO引脚的其中六个也提供备选功能，如表13所列。
有关配置和使用这些引脚的更多信息可在SiliconLabs网站的“AN721：CP21xx定制指南”中找到。
Table13.GPIOPinAlternateFunctions GPIOPinGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4GPIO.5 AlternateFunctionCLKOutputRTSCTS RS-485TransceiverControlTXToggleRXToggle 所有GPIO引脚的默认配置在表14中提供。
可对每个设备的引脚配置进行一次性编程。
请参见Section9，了解为GPIO引脚功能编程的更多信息。
Table14.GPIOPinDefaultConfiguration GPIOPinGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4 DefaultFunctionGPIOInputRTSCTS RS-485TransceiverControlTXToggle GPIOPinGPIO.5GPIO.6GPIO.7GPIO.8GPIO.9 DefaultFunctionRXToggleGPIOInputGPIOInput GPIOPush-PullOutputGPIOPush-PullOutput 开路漏极输出和推拉式输出之间的差别在于GPIO输出何时驱动到高电平。
逻辑高电平的开路漏极输出通过内部上拉电阻将引脚拉至VIO轨。
逻辑高电平推拉式输出直接将引脚连接到VIO电压。
以比VIO引脚更高的电压连接到逻辑时，通常使用开路漏极输出。
这些引脚可通过外部上拉电阻安全地拉至更高的外部电压。
最大外部上拉电压为5V。
读取和写入GPIO引脚的速度受制于USB总线的时序。
不建议将配置为输入或输出的GPIO引脚用于实时信号。
18 修订版1.2 CP2110 8.1.GPIO.0—时钟输出 GPIO.0可配置为输出可配置的CMOS时钟输出。
设备完成枚举并退出USB挂起模式的同时，引脚上出现时钟输出。
当设备进入USB挂起模式时，时钟输出从引脚中移除。
可通过使用分频器来配置输出频率，表6中规定了精度。
当分频器设定为0时，输出频率为24MHz。
对于介于1至255之间的分频器值，输出频率由以下公式确定： GPIO.0ClockFrequency=-----2----4-----M-----H----z-----2Divider 公式
4.GPIO.0时钟输出频率此分频器独立于用于设定UART波特率的分频器。
8.2.GPIO.1-2—硬件流控制（RTS和CTS） 默认情况下，GPIO.1和GPIO.2配置为以硬件流控制引脚RTS和CTS的形式工作。
除了GPIOPROM配置之外，设备还必须配置为使用硬件流控制来使用这些引脚。
RTS，或称发送就绪，是来自CP2110的低电平有效输出，它向外部UART设备指明CP2110的UARTRXFIFO尚未达到450字节的水印级别，已准备接收更多数据。
当RXFIFO中的数据量达到水印时，CP2110将RTS拉至高电平，指示外部UART设备停止发送数据。
CTS，或称清除发送，是向CP2110发出的低电平有效输入，被外部UART设备用来向CP2110指明外部UART设备的RXFIFO何时装满。
一旦CTS被拉入高电平，CP2110将不会发送超过两个字节的数据。
CP2110 RS232System TX TX RX RX GPIO.1–RTS RTS GPIO.2–CTS CTS Figure8.HardwareFlowControlTypicalConnectionDiagram 修订版1.2 19 CP2110 8.3.GPIO.3—RS-485收发器总线控制 GPIO.3可配置为RS-485总线收发器控制引脚，连接到收发器的DE和RE输入。
当为RS-485模式进行配置时，在UART数据传输以及断线传输过程中引脚保持有效。
GPIO.3的RS-485模式默认为有效高电平，但也可配置为有效低电平模式。
CP2110 RS485Transceiver TX
R RX
D GPIO.3–RS485 RE DE Figure9.RS-485TransceiverTypicalConnectionDiagram 8.4.GPIO.4-5—发送和接收切换 GPIO.4和GPIO.5可配置为发送切换和接收切换引脚。
当设备不发送或接收数据时，这些引脚处于逻辑高电平；当进行数据传输时，它们以表6中指定的固定速率切换。
通常，这些引脚连接到两个LED以指明数据传输。
VIO CP2110 GPIO.4–TXToggle GPIO.5–RXToggle Figure10.TransmitandReceiveToggleTypicalConnectionDiagram 有关配置和使用这些引脚的更多信息可在Section9以及SiliconLabs网站的“AN721：CP21xx定制指南”中找到。
20 修订版1.2 CP2110
9.一次性可编程ROM CP2110包括一个内部一次性可编程ROM，可用于定制OEM应用所需的USB供应商ID(VID)、产品ID(PID)、制造商字符串、产品描述字符串、电源描述符、设备发布编号、设备序列号、GPIO配置以及挂起引脚和模式。
如果可编程ROM未定制，则会使用表15和表16所示的默认配置数据。
Table15.DefaultUSBConfigurationData NameVendorIDProductIDPowerDescriptor(Attributes)PowerDescriptor(Max.Power)ReleaseNumberManufacturerStringProductDescriptionStringSerialString Value10C4hEA80h80h(Bus-powered)32h(100mA)0100h(ReleaseVersion01.00)“SiliconLaboratories”(62ASCIIcharactersmaximum)“CP2110HIDUSB-to-UARTBridge”(62ASCIIcharactersmaximum)Unique8characterASCIIstring(30ASCIIcharactersmaximum) NameGPIO.0GPIO.1GPIO.2GPIO.3GPIO.4GPIO.5GPIO.6GPIO.7GPIO.8 Table16.DefaultGPIO,UART,andSuspendConfigurationData ValueGPIOinputRTSCTSRS-485TransceiverControlTXToggleRXToggleGPIOinputGPIOinputGPIOpush-pulloutput NameGPIO.9Flush_BuffersTXModeSUSPENDModeSUSPENDModeSuspendLatchSuspendModeRS-485LevelClockDivider ValueGPIOpush-pulloutputFlushTXandRXFIFOonopenPush-pullPush-pullPush-pull0x00000x0000ActiveHighDivideby1(24MHz) 虽然USB配置数据的定制是可选的，但是我们强烈建议对VID/PID组合进行定制。
使用唯一的VID/PID将防止设备被任何其他制造商的软件应用程序识别。
供应商ID可从获取，SiliconLabs也可为OEM产品提供免费的PID，可以与SiliconLabsVID配合使用。
所有CP2110设备均可预先编入唯一的序列号。
如果可以实现将多台基于CP2110的设备连接到同一台PC，则拥有唯一的序列号是非常重要的。
应用说明“AN433：CP2110/4HID至UARTAPI规格”包括有关可编程值及其有效选项的更多信息。
请注意，PROM中的某些项以组的形式进行编程，对组中的其中一项编程后，便无法再对该组中的任何其他项进行编程。
SiliconLabs可在装运发货之前对配置数据ROM编程，将所需的配置信息编入其内。
也可在PCB上增加一个电容，通过USB接口在系统内编程。
如果配置ROM需要在系统内编程，则必须在VPP引脚和接地之间增加一个4.7µF电容器。
在编程操作期间，不得将其他电路连接到VPP，并且VDD必须维持在3.3V或更高，以便成功写入到配置ROM。
修订版1.2 21 CP2110 10.稳压器 CP2110包括一个片上5至3.45V稳压器。
这使得CP2110可配置为USB总线供电的设备或USB自供电的设备。
使用稳压器的总线供电应用中的典型设备连接图如图11所示。
当启用时，稳压器输出显示在VDD引脚上，可用于为外部设备提供电源。
请参见表
5，了解稳压器电气特性。
如果稳压器用于在自供电应用中提供VDD，请使用与图11相同的连接，但是需将REGIN连接到板载5V电源，并从VBUS引脚断开它。
此外，如果当VBUS为5V时REGIN可能无供电，则图12的备注5中所示的电阻分频器需要符合表1中的VBUS规格的绝对最大电压。
VIONote3 Note1 3.3VPower1-5
F 0.1
F VIOVDD CP2110 RSTSUSPENDSUSPEND VPP 4.7k SuspendSignals Note4 4.7
F USBConnector VBUSD+D- GND 1
F REGIN GND VBUSD+D- Note2 TXRXGPIO.0_CLKGPIO.1_RTSGPIO.2_CTSGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 StandardUART andGPIOSignals Note1:VIOcanbeconnecteddirectlytoVDDortoasupplyaslowas1.8VtosettheI/Ointerfacevoltage. Note2:AvalanchetransientvoltagesuppressionpatiblewithFull-speedUSBshouldbeaddedattheconnectorforESDprotection.UseLittelfusep/nSP0503BAHTorequivalent. Note3:Anexternalpull-upisnotrequired,butcanbeaddedfornoiseimmunity.Note4:IfprogrammingtheconfigurationROMviaUSB,adda4.7FcapacitorbetweenVPP andground.Duringaprogrammingoperation,donotconnecttheVPPpintoothercircuitry,andensurethatVDDisatleast3.3V. Figure11.TypicalBus-PoweredConnectionDiagram 22 修订版1.2 CP2110 此外，如果将3.0至3.6V电源提供给VDD引脚，CP2110可充当USB自供电设备，绕过稳压器。
对于此配置，请将REGIN输入连接到VDD以绕开稳压器。
自供电应用中绕开稳压器的典型设备连接图如图12所示。
USB最大功率和功率属性描述符必须匹配设备功耗使用和配置。
请参见应用说明“AN721：CP21xx定制指南”，了解如何为CP2110定制USB描述符。
VIONote3 3.3VPower Note1 VIOVDDREGIN CP2110 RSTSUSPENDSUSPEND VPP 4.7k SuspendSignals Note4 4.7
F 1-5
F 0.1
F Note5(Optional)24k USB Connector 47k VBUSD+D- GND GND VBUSD+D- TXRXGPIO.0_CLKGPIO.1_RTSGPIO.2_CTSGPIO.3_RS485GPIO.4_TXTGPIO.5_RXTGPIO.6GPIO.7GPIO.8GPIO.9 StandardUART andGPIOSignals Note2 Note1:VIOcanbeconnecteddirectlytoVDDortoasupplyaslowas1.8VtosettheI/Ointerfacevoltage. Note2:AvalanchetransientvoltagesuppressionpatiblewithFull-speedUSBshouldbeaddedattheconnectorforESDprotection.UseLittelfusep/nSP0503BAHTorequivalent. Note3:Anexternalpull-upisnotrequired,butcanbeaddedfornoiseimmunity.Note4:IfprogrammingtheconfigurationROMviaUSB,adda4.7FcapacitorbetweenVPP andground.Duringaprogrammingoperation,donotconnecttheVPPpintoothercircuitry,andensurethatVDDisatleast3.3V.Note5:Forself-poweredsystemswhereVDDandVIOmaybeunpoweredwhenVBUSisconnectedto5V,aresistordivider(orfunctionally-equivalentcircuit)onVBUSisrequiredtomeettheabsolutemaximumvoltageonVBUSspecificationintheElectricalCharacteristicssection. Figure12.TypicalSelf-PoweredConnectionDiagram(RegulatorBypass) 修订版1.2 23 CP2110 11.CP2110接口规格和Windows接口DLL CP2110是一个USB人机接口设备(HID)，而且由于大多数操作系统都包括原生HID驱动程序，所以不需要安装定制驱动程序。
CP2110不适合其中一种标准HID设备类型（例如，键盘或鼠标），因此任何CP2110PC应用程序都需要使用CP2110的HID规格来与设备通信。
CP2110的低电平HID规格在“AN434：CP2110/4接口规格”中提供。
本文档描述了打开、读取、写入和关闭设备的所有基本功能，以及ROM编程功能。
SiliconLabs提供了WindowsDLL，封装了CP2110HID接口及增加了更高级的功能（例如，读/写超时）。
此DLL是CP2110的推荐接口。
CP2110WindowsDLL规格中介绍了该WindowsDLL。
这些文档和DLL均可在CP2110EKCD中找到，也在/网上提供。
24 修订版1.2 12.相关应用说明 以下应用说明适用于CP2110。
这些应用说明及其随附软件的最新版本可在/products/mcu/Pages/ApplicationNotes.aspx找到。
AN721：CP21xx设备定制指南。
此应用说明描述如何使用AN721软件CP21xxCustomizationUtility在CP2110设备上配置USB参数。
AN434：CP2110/4接口规格。
此应用说明描述如何使用低电平HID接口连接到CP2110。
AN433：CP2110/4HID至UARTAPI规格。
此应用说明描述如何使用Windows接口dll和MacOSXdylib连接到CP2110。
CP2110 修订版1.2 25 CP2110 文档更改列表 修订版1.0至修订版1.1 在整个文档中增加对CP2110-GM1封装的支持。
修订版1.1至修订版1.2 为第5页上的表
1，“AbsoluteMaximumRatings”中的VBUS增加了一行。
在第6页上的表
4，“ResetElectricalCharacteristics”的加电规格中增加了VDD上升时间。
在第5页上的表
2，“GlobalDCElectricalCharacteristics”中增加了VPP电压和电容器规格。
将AN144参考更新到AN721。
更新了第22页上的“10.稳压器”，在自供电系统的VBUS要求中增加了绝对最大电压。
26 修订版1.2 SimplicityStudio One-clickesstoMCUandwirelesstools,documentation,software,sourcecodelibraries&more.AvailableforWindows,MacandLinux!
IoTPortfolio/IoT SW/HW/simplicity Quality/quality Supportand DisclaimerSiliconLabsintendstoprovidecustomerswiththelatest,urate,andin-depthdocumentationofallperipheralsandmodulesavailableforsystemandsoftwareimplementersusingorintendingtousetheSiliconLabsproducts.Characterizationdata,availablemodulesandperipherals,memorysizesandmemoryaddressesrefertoeachspecificdevice,and"Typical"parametersprovidedcananddovaryindifferentapplications.Applicationexamplesdescribedhereinareforillustrativepurposesonly.SiliconLabsreservestherighttomakechangeswithoutfurthernoticeandlimitationtoproductinformation,specifications,anddescriptionsherein,anddoesnotgivewarrantiesastotheuracypletenessoftheincludedinformation.SiliconLabsshallhavenoliabilityfortheconsequencesofuseoftheinformationsuppliedherein.Thisdocumentdoesnotimplyorexpresscopyrightlicensesgrantedhereundertodesignorfabricateanyintegratedcircuits.TheproductsarenotdesignedorauthorizedtobeusedwithinanyLifeSupportSystemwithoutthespecificwrittenconsentofSiliconLabs.A"LifeSupportSystem"isanyproductorsystemintendedtosupportorsustainlifeand/orhealth,which,ifitfails,canbereasonablyexpectedtoresultinsignificantpersonalinjuryordeath.SiliconLabsproductsarenotdesignedorauthorizedformilitaryapplications.SiliconLabsproductsshallundernocircumstancesbeusedinweaponsofmassdestructionincluding(butnotlimitedto)nuclear,biologicalorchemicalweapons,ormissilescapableofdeliveringsuchweapons. TrademarkInformationSiliconLaboratoriesInc.®,SiliconLaboratories®,SiliconLabs®,SiLabs®andtheSiliconLabslogo®,Bluegiga®,BluegigaLogo®,Clockbuilder®,CMEMS®,DSPLL®,EFM®,EFM32®,EFR,Ember®,EnergyMicro,EnergyMicrologobinationsthereof,"theworld’smostenergyfriendlymicrocontrollers",Ember®,EZLink®,EZRadio®,EZRadioPRO®,Gecko®,ISOmodem®,Precision32®,ProSLIC®,SimplicityStudio®,SiPHY®,Telegesis,theTelegesisLogo®,USBXpress®andothersaretrademarksorregisteredtrademarksofSiliconLabs.ARM,CORTEX,Cortex-M3andTHUMBaretrademarksorregisteredtrademarksofARMHoldings.KeilisaregisteredtrademarkofARMLimited.Allotherproductsorbrandnamesmentionedhereinaretrademarksoftheirrespectiveholders. SiliconLaboratoriesInc.400WestCesarChavezAustin,TX78701USA
声明：
该资讯来自于互联网网友发布，如有侵犯您的权益请联系我们。