×32、非阻塞式开关阵列G=+1(ADV3200)或G=+2(ADV3201)运作提供引脚兼容32×16版本
(ADV3202/ADV3203)5V单电源，±2.5V双电源，或
±3.3V双电源(G=+2)开关阵列的串行编程每个输出均配备2:1OSD插入多路复用器输入同步端箝位利用高阻抗输出禁用功能，多个器件
可以相连，而且输出总线负载极小出色的视频性能
60MHz，0.1dB增益平坦度0.1%差分增益误差(RL=150Ω)0.1°差分相位误差(RL=150Ω)出色的交流性能带宽：>300MHz压摆率：>400V/μs低功耗：1.25W所有不利串扰低：−48dB(5MHz)复位引脚可以禁用所有输出通过一个电容与地相连可提供上电复位功能176引脚裸露焊盘LQFP(24mm×24mm)封装
应用
闭路电视监控高速信号路由，包括：
复合视频(NTSC、PAL、
S、SECAM)RGB和分量视频路由压缩视频(MPEG、小波)视频会议 概述 ADV3200/ADV3201为32×32模拟交叉点开关矩阵。
具有适合交流耦合应用的可选同步脉冲顶部箝位输入，以及屏幕 显示(OSD)插入多路复用器。
两款器件的串扰性能均为−48dB，隔离性能为−80dB(5MHz)，因而适合许多高密度路由应用。
同时0.1dB平坦度达60MHz，堪称复合视频切换应用的理想之选。
ADV3200/ADV3201内置32个独立输出缓冲器，可以将这些缓冲器置于高阻抗状态，以提供并行交叉点输出，因此构 建更大阵列时，关断通道仅向输出总线提供极小的负载。
300MHz、32×32缓冲式模拟交叉点开关 ADV3200/ADV3201 功能框图 VPOSVNEGDVCCDGND CLK DATAIN UPDATECS RESET 193-BITSHIFTREGISTER 193PARALLELLATCH ENABLE/BYPASS 192 32×5:32DECODERS SYNC-TIPCLAMP 1024 ADV3200(ADV3201) 32ENABLE/DISABLE OUTPUTBUFFER G=+1(G=+2) DATAOUT 32...... INPUTS SWITCHMATRIX OSDMUX ......32OUTPUTS 32 32 REFERENCE VCLAMP OSD OSDVREF INPUTSSWITCHES 图
1. ADV3200提供增益+
1，ADV3201提供增益+
2，适合后部端接负载应用。
两款器件可以采用5V单电源、±2.5V双电源或±3.3V双电源(G=+2)供电，所有输出均使能时的空闲功耗仅为250mA。
通道开关通过双缓冲式串行数字控制接口实现，可以利用该接口将多个器件以菊花链形式连接起来。
ADV3200/ADV3201采用176引脚裸露焊盘LQFP(24mm×24mm)封装，工作温度范围为−40°C至+85°C扩展工业温度范围。
07176-001 Rev.0 InformationfurnishedbyAnalogDevicesisbelievedtobeurateandreliable.However,noresponsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorotherrightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.NolicenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. OneTechnologyWay,
P.O.Box9106,Norwood,MA02062-9106,
U.S.A. Tel:781.329.4700 Fax:781.461.3113 ©2008AnalogDevices,Inc.Allrightsreserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI提供
表
1.参数动态性能 −3dB带宽 增益平坦度 建立时间压摆率噪声/失真性能差分增益误差 ADV3200ADV3201差分相位误差ADV3200ADV3201所有不利串扰，RTI 关断隔离，输入至输出，RTI输入电压噪声 ADV3200ADV3201直流性能增益误差ADV3200 ADV3201 增益匹配 输出特性输出阻抗ADV3200ADV3201输出电容输出电压范围ADV3200ADV3201 输入特性输入失调电压输入电压范围ADV3200ADV3201 测试条件/注释 200mVp-p2Vp-p0.1dB,200mVp-p0.1dB,2Vp-p1%，2V阶跃2V阶跃，峰值 NTSC或PAL NTSC或PAL f=5MHz,RL=150Ωf=5MHz,RL=1kΩf=100MHz,RL=150Ωf=100MHz,RL=1kΩf=5MHz，一个通道0.1MHz至50MHz 空载(广播模式)广播模式空载(广播模式)广播模式通道间空载通道至通道 直流，使能直流，禁用直流，禁用禁用 无输出负载 无输出负载 最小值 典型值 30012060406400 最大值单位 MHzMHzMHzMHznsV/µs 0.06 % 0.1 % 0.06 度 0.03 度 −48 dB −65 dB −23 dB −30 dB −80 dB 25 nV/√Hz 22 nV/√Hz ±0.5 ±1.75 % ±0.5 ±2.2 % ±0.5 ±2.2 % ±0.5 ±2.7 % ±0.5 ±2.8 % ±0.8 ±3.4 % 0.15 Ω 900 1000 kΩ 3.2
4 kΩ 3.7 pF −1.1至+1.1 −1.2至+1.2
V −1.5至+1.5 −1.6至+2.0
V −1.5至+1.5 −2.0至+2.0
V ±
5 ±30 mV −1.1至+1.1 −1.2至+1.2
V −0.75至+0.75
−0.8至+1.0
V −0.75至+0.75−1.0至+1.0
V Rev.0|Page3of36 ADV3200/ADV3201 参数输入电容输入电阻输入偏置电流 开关特性使能导通时间开关时间，2V阶跃信号开关瞬变(毛刺) 电源电源电流ADV3200 ADV3201 DVCC电源电压范围 PSRADV3200ADV3201 工作温度范围温度范围θJA 测试条件/注释 同步端箝位使能，VIN=VCLAMP+0.1V同步端箝位使能，VIN=VCLAMP−0.1V同步端箝位禁用 50%更新至1%建立50%更新至1%建立IN00至IN31，RTI VPOS或VNEG，输出使能，空载VPOS或VNEG，输出禁用VPOS或VNEG，输出使能，空载VPOS或VNEG，输出禁用 VPOS−VNEG VNEG，VPOS，f=1MHz 最小值 10.1−2.9−10 工作时(静止空气)工作时(静止空气) 典型值343 −
1 −3 5040300 最大值 12−0.25 单位pFMΩµA mA µA nsnsmVp-p 250 300 120 155 260 310 130 165 2.5 3.5 5±10%至6.6±10% −50−45 −40to+8516 mAmAmAmAmAV dBdB °C°C/W OSD使能 除非另有说明，VS=±2.5V(ADV3200)，VS=±3.3V(ADV3201，TA=25°C时)，G=+1(ADV3200)，G=+2(ADV3201)，RL=150Ω，全配置。
表
2.参数OSD动态性能 −3dB带宽ADV3200 ADV3201 增益平坦度 建立时间压摆率OSD噪声/失真性能差分增益误差 ADV3200ADV3201差分相位误差ADV3200ADV3201输入电压噪声ADV3200ADV3201 测试条件/注释 200mVp-p2Vp-p200mVp-p2Vp-p0.1dB,200mVp-p0.1dB,2Vp-p1%，2V阶跃2V阶跃，峰值 NTSC或PAL NTSC或PAL 0.5MHz至50MHz 最小值 典型值 17013515013035356400 0.120.35 0.060.04 2725 最大值单位 MHzMHzMHzMHzMHzMHznsV/µs %% 度度 nV/√HznV/√Hz Rev.0|Page4of36 参数OSD直流性能 增益误差ADV3200 ADV3201 OSD输入特性输入失调电压输入偏置电流 OSD开关特性OSD开关延迟，2V阶跃OSD开关瞬变(毛刺)ADV3200ADV3201 测试条件/注释无负载无负载 50%OSD开关至1%建立 最小值−10 ADV3200/ADV3201 典型值 最大值单位 ±0.1 ±2.3 % ±0.1 ±2.7 % ±0.1 ±2.2 % ±0.1 ±2.7 % ±
5 ±30 mV −
4 µ
A 20 ns 15 mV
p-p 40 mVp-p 时序特性(串行模式) 表
3. 参数串行数据建立时间CLK脉冲宽度串行数据保持时间CLK脉冲间隔CLK至UPDATE延迟UPDATE脉冲宽度CLK至DATAOUT有效传播延迟，UPDATE至开关ON或OFF数据加载时间，CLK=5MHz，串行模式RESET时间 符号t1t2t3t4t5t6t7 最小值405050150 40 限值 典型值 最大值 单位 ns ns ns ns 50 160 ns ns 130 ns 50 ns 38.6 µs 160 ns 1
CS 0 1CLK 0 1DATAIN 0 1=LATCHEDUPDATE 0=TRANSPARENT DATAOUT t2 t1t3 CLAMPON/OFF t7 t4 LOADDATAINTOSERIALREGISTERONRISINGEDGE OUT31(D5) OUT00(D0) t5 t6 TRANSFERDATAFROMSERIALREGISTERTOPARALLEL LATCHESDURINGLOWLEVEL 图
2.时序图，串行模式 07176-002 Rev.0|Page5of36 ADV3200/ADV3201 012345678910111213 19 25 31 36 187 192 CLK DATAIN ENABLEOUT00CONNECTTOIN00 ENABLESYNC-TIPCLAMPENABLEOUT31CONNECTTOIN00ENABLEOUT30CONNECTTOIN01DISABLEOUT29DON’TCAREENABLEOUT28CONNECTTOIN31ENABLEOUT27CONNECTTOIN07 UPDATE 07176-105 T=
0 表
4.逻辑电平，DVCC=3.3V VIH VIL RESET,CS,CLK,DATAIN,UPDATE,OSDS RESET,CS,CLK,DATAIN,UPDATE,OSDS 2.5V(最小值)0.8V(最大值) VOHDATAOUT 2.7V(最小值) INCREASINGTIME 图
3.编程示例 VOLDATAOUT 0.5V(最大值) IIHRESET,CS,CLK,DATAIN,UPDATE,OSDS 0.5µA(典型值) IILRESET,CS,CLK,DATAIN,UPDATE,OSDS −0.5µA(典型值) IOHDATAOUT 3mA(典型值) IOLDATAOUT −3mA(典型值) Rev.0|Page6of36 绝对最大额定值 表
5.参数 模拟电源电压(VPOS−VNEG) 数字电源电压(DVCC−DGND) 地电位差(VNEG−DGND) 最大电位差DVCC−VNEG已禁用输出ADV3200(|VOSD−VOUT|)ADV3201(|VOSD−(VOUT+VREF)/2|)|VCLAMP−VINxx| VREF输入电压ADV3200ADV3201 模拟输入电压数字输入电压输出电压 (禁用模拟输出)输出短路持续时间输出短路电流存储温度范围工作温度范围引脚温度 (焊接，10秒)结温 评分7.5V 6V +0.5V至−4V 9.4V <3V<3V 6V VPOS−3.5V至VNEG+3.5VVPOS−4V至VNEG+4VVNEG至VPOSDVCC(VPOS−1V)至(VNEG+1V) 瞬时45mA−65°C至+125°C−40°C至+85°C300°C 150°
C 注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。
表
6.热阻封装类型176引脚LQFP_EP θJA 单位 16 °C/W ADV3200/ADV3201 功耗 ADV3200/ADV3201采用±2.5V、5V或±3.3V电源供电，可驱动最低150Ω负载，因而可能存在多种不同功耗。
为此，必须注意根据环境温度降低工作条件。
ADV3200/ADV3201采用176引脚裸露焊盘LQFP封装。
ADV3200/ADV3201的结至环境热阻(θJA)为16°C/W。
为确保长期可靠性，芯片的最大容许结温不应超过150°
C。
即便只是暂时超过此限值，由于封装对芯片作用的应力改变，参数性能也可能会发生变化。
长时间超过175°C的结温可能会导致器件失效。
图4显示了在−40°C至+85°C的环境温度范围内满足这些条件的芯片内部功耗容许范围。
图4不包括最大功耗计算中的外部负载功耗，但包括通过芯片输出晶体管下降的负载电流。
9TJ=150°C
8 MAXIMUMPOWER(W) 07176-003
7 6
5 4
3 15 25 35 45 55 65 75 85 AMBIENTTEMPERATURE(°C) 图
4.芯片最大功耗与环境温度的关系 ESD警告 ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。
因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。
Rev.0|Page7of36 176DGND175OSD01174OSD02173OSD03172OSD04171OSD05170OSD06169OSD07168VPOS167OUT00166VNEG165OUT01164VPOS163OUT02162VNEG161OUT03160VPOS159OUT04158VNEG157OUT05156VPOS155OUT06154VNEG153OUT07152VPOS151OUT08150VNEG149OUT09148VPOS147OUT10146VNEG145OUT11144VPOS143OUT12142VNEG141OUT13140VPOS139OUT14138VNEG137OUT15136VPOS135OSD08134OSD09133OSD10 ADV3200/ADV3201引脚配置和功能描述 DVCC1OSD002RESET3 CLK4DATAIN5DATAOUT6UPDATE7 CS8OSDS159 IN0010OSDS1411 IN0112OSDS1313 IN0214OSDS1215 IN0316OSDS1117 IN0418OSDS1019 IN0520OSDS0921 IN0622OSDS0823 IN0724OSDS0725 IN0826OSDS0627 IN0928OSDS0529 IN1030OSDS0431 IN1132OSDS0333 IN1234OSDS0235 IN1336OSDS0137 IN1438OSDS0039 IN1540VNEG41VREF42VCLAMP43OSD3144 PIN1 NOTES1.OSDSxx:OSDSELECTFOROUTxx OSDxx:OSDVIDEOINPUTFOROUTxx2.THEEXPOSEDPADSHOULDBE CONNECTEDTOANALOGGROUND. ADV3200/ADV3201 TOPVIEW(NottoScale) 图
5.引脚配置 132VNEG131OSD11130OSD12129OSD13128OSD14127OSD15126OSDS16125IN16124OSDS17123IN17122OSDS18121IN18120OSDS19119IN19118OSDS20117IN20116OSDS21115IN21114OSDS22113IN22112OSDS23111IN23110OSDS24109IN24108OSDS25107IN25106OSDS26105IN26104OSDS27103IN27102OSDS28101IN28100OSDS2999IN2998OSDS3097IN3096OSDS3195IN3194VPOS93OSD1692OSD1791OSD1890OSD1989VNEG OSD3045OSD2946OSD2847OSD2748OSD2649OSD2550OSD2451VPOS52OUT3153VNEG54OUT3055VPOS56OUT2957VNEG58OUT2859VPOS60OUT2761VNEG62OUT2663VPOS64OUT2565VNEG66OUT2467VPOS68OUT2369VNEG70OUT2271VPOS72OUT2173VNEG74OUT2075VPOS76OUT1977VNEG78OUT1879VPOS80OUT1781VNEG82OUT1683VPOS84OSD2385OSD2286OSD2187OSD2088 07176-004 Rev.0|Page8of36 表
7.引脚功能描述 引脚引脚名称
1 DVCC
2 OSD00
3 RESET
4 CLK
5 DATAIN
6 DATAOUT
7 UPDATE
8 CS
9 OSDS15 10 IN00 11 OSDS14 12 IN01 13 OSDS13 14 IN02 15 OSDS12 16 IN03 17 OSDS11 18 IN04 19 OSDS10 20 IN05 21 OSDS09 22 IN06 23 OSDS08 24 IN07 25 OSDS07 26 IN08 27 OSDS06 28 IN09 29 OSDS05 30 IN10 31 OSDS04 32 IN11 33 OSDS03 34 IN12 35 OSDS02 36 IN13 37 OSDS01 38 IN14 39 OSDS00 40 IN15 41 VNEG 42 VREF 43 VCLAMP 44 OSD31 45 OSD30 46 OSD29 47 OSD28 48 OSD27 49 OSD26 说明
数字正电源。
OSD输入数字
0。
控制引脚：一级和二级复位。
控制引脚：串行数据时钟。
控制引脚：串行数据输入。
控制引脚：串行数据输出。
控制引脚：二级写选通。
控制引脚：片选。
控制引脚：OSD选择数字15。
输入数字
0。
控制引脚：OSD选择数字14。
输入数字
1。
控制引脚：OSD选择数字13。
输入数字
2。
控制引脚：OSD选择数字12。
输入数字
3。
控制引脚：OSD选择数字11。
输入数字
4。
控制引脚：OSD选择数字10。
输入数字
5。
控制引脚：OSD选择数字
9。
输入数字
6。
控制引脚：OSD选择数字
8。
输入数字
7。
控制引脚：OSD选择数字
7。
输入数字
8。
控制引脚：OSD选择数字
6。
输入数字
9。
控制引脚：OSD选择数字
5。
输入数字10。
控制引脚：OSD选择数字
4。
输入数字11。
控制引脚：OSD选择数字
3。
输入数字12。
控制引脚：OSD选择数字
2。
输入数字13。
控制引脚：OSD选择数字
1。
输入数字14。
控制引脚：OSD选择数字
0。
输入数字15。
模拟负电源。
基准电压。
更多信息参见工作原理部分。
同步端箝位电压。
更多信息参见工作原理部分。
OSD输入数字31。
OSD输入数字30。
OSD输入数字29。
OSD输入数字28。
OSD输入数字27。
OSD输入数字26。
引脚5051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100 引脚名称OSD25OSD24VPOSOUT31VNEGOUT30VPOSOUT29VNEGOUT28VPOSOUT27VNEGOUT26VPOSOUT25VNEGOUT24VPOSOUT23VNEGOUT22VPOSOUT21VNEGOUT20VPOSOUT19VNEGOUT18VPOSOUT17VNEGOUT16VPOSOSD23OSD22OSD21OSD20VNEGOSD19OSD18OSD17OSD16VPOSIN31OSDS31IN30OSDS30IN29OSDS29 Rev.0|Page9of36 ADV3200/ADV3201 说明OSD输入数字25。
OSD输入数字24。
模拟正电源。
输出数字31。
模拟负电源。
输出数字30。
模拟正电源。
输出数字29。
模拟负电源。
输出数字28。
模拟正电源。
输出数字27。
模拟负电源。
输出数字26。
模拟正电源。
输出数字25。
模拟负电源。
输出数字24。
模拟正电源。
输出数字23。
模拟负电源。
输出数字22。
模拟正电源。
输出数字21。
模拟负电源。
输出数字20。
模拟正电源。
输出数字19。
模拟负电源。
输出数字18。
模拟正电源。
输出数字17。
模拟负电源。
输出数字16。
模拟正电源。
OSD输入数字23。
OSD输入数字22。
OSD输入数字21。
OSD输入数字20。
模拟负电源。
OSD输入数字19。
OSD输入数字18。
OSD输入数字17。
OSD输入数字16。
模拟正电源。
输入数字31。
控制引脚：OSD选择数字31。
输入数字30。
控制引脚：OSD选择数字30。
输入数字29。
控制引脚：OSD选择数字29。
ADV3200/ADV3201 引脚引脚名称101IN28102OSDS28103IN27104OSDS27105IN26106OSDS26107IN25108OSDS25109IN24110OSDS24111IN23112OSDS23113IN22114OSDS22115IN21116OSDS21117IN20118OSDS20119IN19120OSDS19121IN18122OSDS18123IN17124OSDS17125IN16126OSDS16127OSD15128OSD14129OSD13130OSD12131OSD11132VNEG133OSD10134OSD09135OSD08136VPOS137OUT15138VNEG139OUT14 说明输入数字28。
控制引脚：OSD选择数字
8。
输入数字27。
控制引脚：OSD选择数字
7。
输入数字26。
控制引脚：OSD选择数字
6。
输入数字25。
控制引脚：OSD选择数字
5。
输入数字24。
控制引脚：OSD选择数字
4。
输入数字23。
控制引脚：OSD选择数字
3。
输入数字22。
控制引脚：OSD选择数字
2。
输入数字21。
控制引脚：OSD选择数字
1。
输入数字20。
控制引脚：OSD选择数字
0。
输入数字19。
控制引脚：OSD选择数字19。
输入数字18。
控制引脚：OSD选择数字18。
输入数字17。
控制引脚：OSD选择数字17。
输入数字16。
控制引脚：OSD选择数字16。
OSD输入数字15。
OSD输入数字14。
OSD输入数字13。
OSD输入数字12。
OSD输入数字11。
模拟负电源。
OSD输入数字10。
OSD输入数字
9。
OSD输入数字
8。
模拟正电源。
输出数字15。
模拟负电源。
输出数字14。
引脚引脚名称140VPOS141OUT13142VNEG143OUT12144VPOS145OUT11146VNEG147OUT10148VPOS149OUT09150VNEG151OUT08152VPOS153OUT07154VNEG155OUT06156VPOS157OUT05158VNEG159OUT04160VPOS161OUT03162VNEG163OUT02164VPOS165OUT01166VNEG167OUT00168VPOS169OSD07170OSD06171OSD05172OSD04173OSD03174OSD02175OSD01176DGND 裸露焊盘 说明模拟正电源。
输出数字13。
模拟负电源。
输出数字12。
模拟正电源。
输出数字11。
模拟负电源。
输出数字10。
模拟正电源。
输出数字
9。
模拟负电源。
输出数字
8。
模拟正电源。
输出数字
7。
模拟负电源。
输出数字
6。
模拟正电源。
输出数字
5。
模拟负电源。
输出数字
4。
模拟正电源。
输出数字
3。
模拟负电源。
输出数字
2。
模拟正电源。
输出数字
1。
模拟负电源。
输出数字
0。
模拟正电源。
OSD输入数字
7。
OSD输入数字
6。
OSD输入数字
5。
OSD输入数字
4。
OSD输入数字
3。
OSD输入数字
2。
OSD输入数字
1。
数字负电源。
连接到模拟地。
Rev.0|Page10of36 真值表和逻辑图 表
8.操作真值表 CS UPDATECLK X1
X X
0 1
0 0
X 1
X X 1X=无关位。
2Datai:串行数据。
DATAINXDatai2
X X DATAOUTXDatai-193 RESET 01
X 1
X 1 ADV3200/ADV3201 工作条件/注释异步复位所有输出禁用。
193位移位寄存器复位为全
0。
串行DATAIN线路上的数据载入串行寄存器。
读入串行寄存器中的第一位数据随后出现在DATAOUT193时钟周期。
开关矩阵更新。
193位移位寄存器中的数据传输至并行锁存器，该锁存器控制开关阵列和同步端箝位。
芯片未选定。
逻辑无变化。
DATAIN RESETCLK CSUPDATE RESET DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ ... CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DATAOUT LEDOUT00 0LSB192CLRQ LEDOUT00 1LSB191CLRQ LEDOUT00 2LSB190CLRQ LEDOUT00 3LSB189CLRQ LEDOUT00 4LSB188CLRQ LEDOUT00 ENMSB187CLRQ LEDOUT01 0LSB186CLRQ ... LEDOUT30 ENMSB 7CLRQ LEDOUT31 0LSB 6CLRQ LEDOUT31 1LSB 5CLRQ LEDOUT31 2LSB 4CLRQ LEDOUT31 3LSB 3CLRQ LEDOUT31 4LSB 2CLRQ LEDOUT31 ENMSB 1CLRQ LED OUT31SYNC TIPEN0 CLRQ DECODE1024 SWITCHMATRIX 图
6.逻辑图 32 OUTPUTENABLE 07176-053 Rev.0|Page11of36 ADV3200/ADV3201I/O原理图 OUT4kΩ(ADV3201ONLY) VREF 图
7.使能输出(另可参见图16) 3.7pF OUT 4kΩ(ADV3201ONLY) VREF 图
8.禁用输出(另可参见图16) 07176-056 07176-058 IN VNEG 图
9.接收器(另可参见图16) IN5µAVNEG 图10.同步端箝位使能的接收器(另可参见图16) DVCC25kΩ 1kΩRESET DGND 图11.复位输入(另可参见图16) 07176-057 07176-055 07176-054 07176-059 CLK,UPDATE,DATAIN, OSDS,CS 25kΩ(CSONLY) 1kΩDGND DGND 图12.逻辑输入(另可参见图16) DVCC DATAOUT 07176-060 DGND 图13.逻辑输出(另可参见图16) VREF VCLAMP 6kΩ50µ
A 07176-061 VREF VNEG 图14.VCLAMP输入(另可参见图16) VPOS VPOS 2.5kΩ(5kΩFORADV3201) 2.5kΩ(5kΩFORADV3201) VNEG 图15.VREF输入(另可参见图16) VPOS DVCC 07176-062 VREF,VCLAMP,OSD,IN,OUT CLK,RESET, UPDATE,CS,DATAIN,DATAOUT,OSDS VNEG DGND 图16.ESD保护映射 07176-063 Rev.0|Page12of36 典型性能参数 ADV3200 VS=±2.5V(TA=25°
C，RL=150Ω)。
2 INxx0 –2OSDxx –
4 GAIN(dB) –6–
8 –10 –121 10 100 1k FREQUENCY(MHz) 图17.ADV3200小信号频率响应(200mVp-p) GAIN(dB) 20 –
2 –
4 –6OSDxx –8INxx –10 –121 10 100 1k FREQUENCY(MHz) 图18.ADV3200大信号频率响应(2Vp-p) GAIN(dB)
4 10pF
2 5pF 2pF 00pF –
2 –4–6–
8 –101 10 100 1k FREQUENCY(MHz) 图19.ADV3200小信号频率响应(容性负载，200mVp-p) 07176-010 GAIN(dB) 07176-009 GAIN(dB) 07176-005 GAIN(dB) ADV3200/ADV3201
2 1 10pF 5pF 2pF
0 0pF –
1 –
2 –
3 –
4 1 10 100 1k FREQUENCY
(MHz) 图20.ADV3200大信号频率响应(容性负载，2Vp-p) 07176-012
4 2 10pF5pF02pF –
2 –40pF –
6 –8 07176-011 –101 10 100 1k FREQUENCY(MHz) 图21.ADV3200OSD小信号频率响应(容性负载，200mVp-p)
2 1 10pF5pF
0 2pF –
1 0pF –
2 –
3 –
4 1 10 100 1k FREQUENCY(MHz) 图22.ADV3200OSD大信号频率响应(容性负载，2Vp-p) 07176-013 Rev.0|Page13of36 07176-079 PSR(dB) 07176-064 CROSSTALK(dB) COUNT 07176-083 NOISE(nV/Hz) ADV3200/ADV3201 600 500 400 300 200 100
0 354 362 370 378 386 394 FREQUENCY
(MHz) 图23.ADV3200−3dB带宽直方图(一个器件，全部1024个通道) –3dBBANDWIDTH(MHz) 1234567891011121314151617181920212223242526272829303132 07176-015 500475450425400375350325300 NUMBEROFENABLEDCHANNELS 图24.ADV3200小信号带宽与使能通道的关系 0–10–20–30–40–50–60–70–80 0.1 VNEGVPOS
1 10 100 FREQUENCY(MHz) 图25.ADV3200电源抑制 NOISE(nV/Hz) 90 80 70 60 50 40 30 20 10
0 0.001 0.01 0.1
1 10 FREQUENCY(MHz) 图26.ADV3200输出噪声 140 120100 80 60 40 20
0 0.001 0.01 0.1
1 10 FREQUENCY(MHz) 图27.ADV3200OSD输出噪声
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001 10 100 1k FREQUENCY(MHz) 图28.ADV3200邻道串扰(RTO) 07176-085 07176-018 Rev.0|Page14of36 CROSSTALK(dB) FEEDTHROUGH(dB)
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001 10 100 1k FREQUENCY(MHz) 图29.ADV3200所有不利串扰(RTO)
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001M 10M 100M 1G FREQUENCY(Hz) 图30.ADV3200关断隔离(RTO) 1M100k 10k1k 1001010.1
1 10 100 1k FREQUENCY(MHz) 图31.ADV3200输入阻抗 07176-020 VOUT(V) 07176-019 IMPEDANCE() 07176-017 IMPEDANCE() 1M100k 10k1k 1001010.1 100 ADV3200/ADV3201 07176-021
1 10 100 1k FREQUENCY(MHz) 图32.ADV3200输出阻抗(禁用) 10
1 07176-080 0.12 10 100 1k FREQUENCY(MHz) 图33.ADV3200输出阻抗(使能) 0.12 0.08 0.04
0 –0.04 OSDxx –0.08 INxx –0.1202468101214161820TIME(ns) 图34.ADV3200小信号脉冲响应(200mVp-p) 07176-023 IMPEDANCE() Rev.0|Page15of36 07176-025 VOUT(V) ADV3200/ADV3201 1.2 0.8 0.4
0 –0.4INxx OSDxx–0.8 –1.202468101214161820TIME(ns) 图35.ADV3200大信号脉冲响应(2Vp-p) 2UPDATE
1 3.5VOUTRISINGEDGE 2.5 VOUT(V)
0 1.5 –
1 0.5 VOUTFALLINGEDGE –
2 –0.5
0 20 40 60 80 100 TIME(ns) 图36.ADV3200开关时间
2 3 OSDS VOUTRISINGEDGE
1 2 VOUT(V)
0 1 –
1 0 VOUTFALLINGEDGE –
2 –
1 0 20 40 60 80 100 TIME(ns) 图37.ADV3200OSD开关时间 07176-066 OSDS(V) 07176-065 UPDATE(V) 07176-024 dV/dT(V/µs) VOUT(mV) VOUT(V) 600 400 RISINGEDGE200
0 –200–400 FALLINGEDGE –60002468101214161820TIME(ns) 图38.ADV3200压摆率 0.1
0 –0.1 –0.2 –0.30 15 20 40 60 80 100 TIME(ns) 图39.ADV3200开关毛刺 10
5 0 –
5 0 20 40 60 80 100 TIME(ns) 图40.ADV3200OSD开关毛刺 07176-067 07176-068 Rev.0|Page16of36 DIFFERENTIALGAIN(%) DIFFERENTIALPHASE(Degrees) 0.05 0.04 0.03 0.02 0.01
0 –0.01 –0.02 –0.03 –0.04 –0.05 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图41.ADV3200差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 0.010 0.005 0–0.005 –0.010–0.015 –0.020 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图42.ADV3200差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 0.05 0.03 0.01 –0.01 –0.03 –0.05 –0.07 –0.09 –0.11 –0.13 –0.15 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图43.ADV3200OSD差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 07176-089 IPOS,INEG(mA) 07176-088 IPOS,INEG(mA) 07176-087 DIFFERENTIALPHASE(Degrees) ADV3200/ADV3201 07176-090 0.040.02 0–0.02 –0.04–0.06–0.08 –0.10 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图44.ADV3200OSD差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 280 260 IPOS,INEG(BROADCAST) 240 220 200 180 160 140 IPOS,INEG(ALLOUTPUTSDISABLED) 120 100 –50–30–10 10 30 50 70 90 TEMPERATURE(°C) 图45.ADV3200电源电流与温度的关系 07176-098 300 275250225200 175150125100 02468101214161820222426283032NUMBEROFENABLEDOUTPUTS 图46.ADV3200电源电流与使能输出的关系 07176-026 DIFFERENTIALGAIN(%) Rev.0|Page17of36 –1.5–1.4–1.3–1.2–1.1–1.0–0.9–0.8–0.7–0.6–0.5–0.4–0.3–0.2–0.1 00.10.20.30.40.50.60.70.80.91.0 07176-100 –20–18–16–14–12–10 –8–6–4–2 02468101214161820 07176-092 COUNT ADV3200/ADV3201 250200150100 500OFFSET(mV) 图47.ADV3200输入失调分配(一个器件，全部1024通道) VOUT(V) 1.5UPDATE 1.0 4VOUTRISINGEDGE
3 0.5
2 0
1 –0.5
0 –1.0 –1.50 –
1 VOUTFALLINGEDGE –
2 20 40 60 80 100 TIME(ns) 图48.ADV3200使能时间 OUTPUTERROR(%) 70(VOUT-VIN)/VIN 60 50 40 VINVOUT 3020 10
0 –
5 0
5 10 TIME(ns) 图49.ADV3200建立时间 1.41.00.60.2–0.2–0.6–1.0–1.415 07176-070 VOUT(V) 07176-069 UPDATE(V) VOUT(V) VOUT(V) COUNT 180160140120100 80604020
0 GAINERROR(%) 图50.ADV3200增益误差分配(一个器件，全部1024通道) 0.152pF10pF5pF 0.100pF 0.05
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图51.ADV3200小信号脉冲(容性负载，200mVp-p) 0.15 0.10 0.052pF
0 10pF 5pF0pF –0.05 –0.10 –0.1502468101214161820TIME(ns) 图52.ADV3200OSD小信号脉冲(容性负载，200mVp-p) 07176-027 07176-028 Rev.0|Page18of36 VOUT(V) 1.510pF5pF 1.02pF0pF 0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图53.ADV3200大信号脉冲(容性负载，2Vp-p) 1.5 10pF 5pF 1.0 2pF 0pF0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图54.ADV3200OSD大信号脉冲(容性负载，2Vp-p) 07176-030 07176-029 VOLTAGE(V) 2VIN=±1.65V
1 ADV3200/ADV3201 VIN=±1.45V 0VOUT@VIN=±1.65VVOUT@VIN=±1.45V –
1 07176-077 –
2 0 50 100 150 200 TIME(ns) 图55.ADV3200过驱恢复时间 VOUT(V) Rev.0|Page19of36 ADV3200/ADV3201 ADV3201 VS=±3.3V(TA=25°
C，RL=150Ω)。
8 6 GAIN(dB) 4INxx 2OSDxx
0 –
2 –
4 –
6 1 10 100 1k FREQUENCY(MHz) 图56.ADV3201小信号频率响应(200mVp-p) GAIN(dB) 8 6OSDxxINxx
4 2 0–
2 –
4 –
6 1 10 100 1k FREQUENCY(MHz) 图57.ADV3201大信号频率响应(2Vp-p) GAIN(dB) 12 10 10pF 5pF
8 2pF 60pF
4 2
0 –
2 1 10 100 1k FREQUENCY(MHz) 图58.ADV3201小信号频率响应(容性负载，200mVp-p) 07176-033 GAIN(dB) 07176-032 GAIN(dB) 07176-031 GAIN(dB)
8 7 10pF 5pF 2pF 60pF
5 4
3 2
1 10 100 1k FREQUENCY(MHz) 图59.ADV3201大信号频率响应(容性负载，2Vp-p) 07176-035 12 10
8 10pF
6 5pF 2pF4 20pF
0 07176-034 –
2 1 10 100 1k FREQUENCY(MHz) 图60.ADV3201OSD小信号频率响应(容性负载，200mVp-p)
8 7 10pF
6 5pF 52pF 40pF
3 2
1 10 100 1k FREQUENCY(MHz) 图61.ADV3201OSD大信号频率响应(容性负载，2Vp-p) 07176-036 Rev.0|Page20of36 COUNT 07176-037 NOISE(nV/Hz) 350 300 250 200 150 100 500308312316320324328332336340344FREQUENCY(MHz) 图62.ADV3201−3dB带宽直方图(一个器件，全部1024个通道) –3dBBANDWIDTH(MHz) 350 340330320310300 NUMBEROFENABLEDCHANNELS 图63.ADV3201小信号带宽与使能通道的关系 1234567891011121314151617181920212223242526272829303132 07176-038 10
0 –10 –20 VPOS–30 VNEG–40 –50 –60 –700.1
1 10 100 FREQUENCY(MHz) 图64.ADV3201电源抑制 NOISE(nV/Hz) 160140120100 80604020 00.001 220200180160140120100 80604020 00.001
0 –20 –40 –60 –80 –100 –1201 ADV3200/ADV3201 07176-081 0.01 0.1
1 10 FREQUENCY(MHz) 图65.ADV3201输出噪声 07176-086 0.01 0.1
1 10 FREQUENCY(MHz) 图66.ADV3201OSD输出噪声 07176-041 10 100 1k FREQUENCY(MHz) 图67.ADV3201邻道串扰(RTO) PSR(dB) 07176-084 CROSSTALK(dB) Rev.0|Page21of36 07176-043 ADV3200/ADV3201 0–20 CROSSTALK(dB) –40 –60 –80 –100 –1201 10 100 1k FREQUENCY(MHz) 图68.ADV3201所有不利串扰(RTO) FEEDTHROUGH(dB) 0–20 –40 –60 –80 –100 –1201M 10M 100M 1G FREQUENCY(Hz) 图69.ADV3201关断隔离(RTO) IMPEDANCE() 1M100k 10k1k 1001010.1
1 10 100 1k FREQUENCY(MHz) 图70.ADV3201输入阻抗 07176-104 VOUT(V) 07176-042 IMPEDANCE() 07176-040 IMPEDANCE() 10k 1k 100 10
1 0.1
1 10 100 1k FREQUENCY(MHz) 图71.ADV3201输出阻抗(禁用) 100 10
1 0.12 10 100 1k FREQUENCY(MHz) 图72.ADV3201输出阻抗(使能) 0.12 0.08 0.04
0 –0.04–0.08 OSDxxINxx –0.1202468101214161820TIME(ns) 图73.ADV3201小信号脉冲响应(200mVp-p) 07176-082 07176-045 Rev.0|Page22of36 VOUT(V) VOUT(V) 1.2 0.8 0.4
0 –0.4OSDxx –0.8INxx –1.202468101214161820TIME(ns) 图74.ADV3201大信号脉冲响应(2Vp-p) 2UPDATE
1 3.5VOUTRISINGEDGE 2.5
0 1.5 VOUTFALLINGEDGE –
1 0.5 –
2 –0.5
0 20 40 60 80 100 TIME(ns) 图75.ADV3201开关时间
2 3 OSDS VOUTRISINGEDGE
1 2
0 1 –
1 0 VOUTFALLINGEDGE –
2 –
1 0 20 40 60 80 100 TIME(ns) 图76.ADV3201OSD开关时间 07176-073 OSDS(V) 07176-071 UPDATE(V) 07176-046 dV/dT(V/µs) VOUT(mV) VOUT(V) ADV3200/ADV3201 600 400RISINGEDGE 200
0 –200–400 FALLINGEDGE 07176-047 –60002468101214161820TIME(ns) 图77.ADV3201压摆率 0.20 –0.2–0.4–0.6–0.8
0 20 40 60 80 100 TIME(ns) 图78.ADV3201开关毛刺 07176-072 201510 50–5–10–15–20–25–30
0 20 40 60 80 100 TIME(ns) 图79.ADV3201OSD开关毛刺 07176-074 VOUT(V) Rev.0|Page23of36 07176-097 ADV3200/ADV3201 0.10 0.05 DIFFERENTIALGAIN(%)
0 –0.05 –0.10 DIFFERENTIALPHASE(Degrees) –0.15 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图80.ADV3201差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 0.05 0.04 0.03 0.02 0.01
0 –0.01 –0.02 –0.03 –0.04 –0.05 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图81.ADV3201差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 0.1
0 –0.1–0.2 –0.3–0.4 –0.5 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图82.ADV3201OSD差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p DIFFERENTIALGAIN(%) 07176-096 IPOS,INEG(mA) 07176-095 IPOS,INEG(mA) 07176-094 DIFFERENTIALPHASE(Degrees) 0.10 0.05
0 –0.05–0.10 –0.15 –0.20 –0.25 –0.30 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图83.ADV3201OSD差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 300 IPOS,INEG(BROADCAST)280 260 240 220 200 180 160IPOS,INEG(ALLOUTPUTSDISABLED) 140 120 –50 –30–10 10 30 50 70 90 TEMPERATURE(°C) 图84.ADV3201电源电流与温度的关系 300 275 250 225 200 175 150 125 1000 2468101214161820222426283032NUMBEROFENABLEDOUTPUTS 图85.ADV3201电源电流与使能输出的关系 07176-091 07176-048 Rev.0|Page24of36 COUNT VOUT(V) –20–18–16–14–12–10 –8–6–4–2 02468101214161820 07176-093 350300250200150100 500OFFSET(mV) 图86.ADV3201输入失调分配(一个器件，全部1024通道) 1.5UPDATE 1.0
4 VOUTRISINGEDGE3 0.5
2 0
1 –0.5
0 –1.0 –1.50 –
1 VOUTFALLINGEDGE –
2 20 40 60 80 100 TIME(ns) 图87.ADV3201使能时间 70 (VOUT-VIN)/VIN60 VIN 50VOUT 40 302010
0 –
5 0
5 10 TIME(ns) 图88.ADV3201建立时间 1.41.00.60.2–0.2–0.6–1.0–1.415 07176-076 VOUT(V) 07176-075 UPDATE(V) VOUT(V) VOUT(V) COUNT ADV3200/ADV3201 140120100 80604020 0GAINERROR(%) 图89.ADV3201增益误差分配(一个器件，全部1024通道) –1.0–0.9–0.8–0.7–0.6–0.5–0.4–0.3–0.2–0.1 00.10.20.30.40.50.60.70.80.91.0 07176-099 0.15 10pF 2pF 5pF0.10 0.05 0pF
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图90.ADV3201小信号脉冲(容性负载，200mVp-p) 07176-049 0.155pF 10pF 0.10 2pF 0.050pF
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图91.ADV3201OSD小信号脉冲(容性负载，200mVp-p) 07176-051 OUTPUTERROR(%) Rev.0|Page25of36 07176-078 ADV3200/ADV3201 1.5 10pF 5pF 1.0 2pF 0pF0.5 VOUT(V)
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图92.ADV3201大信号脉冲(容性负载，2Vp-p) VOUT(V) 1.55pF 10pF1.0 2pF0pF 0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图93.ADV3201OSD大信号脉冲(容性负载，2Vp-p) 07176-052 07176-050 VOLTAGE(V)
3 VIN=±2.3V VIN=±2.1V
2 1VOUT@VIN=±2.3V 0VOUT@VIN=±2.1V –
1 –
2 –
3 0 50 100 150 200 TIME(ns) 图94.ADV3201过驱恢复时间 Rev.0|Page26of36 工作原理 ADV3200/ADV3201是单端交叉点阵列，具有32个输出，每个输出都可以连接32个输入中的任意一个。
32个可开关输入级分别连接至每一个输出缓冲器，形成32:1多路复用器。
这些多路复用器共有32个，所有输入均采用并联连接，总阵列共1024级，形成具有多播能力的交叉点开关(见图97)。
除了连接所有标称输入(INxx)，每个输出还可通过各输出端额外的2:1多路复用器连接相关的OSDxx输入。
该2:1多路复用器可在32:1多路复用器与OSDxx输入端之间开关。
FROMINPUTSTAGES OSD00 VPOSOSDS00 x1VNEGVPOS OUT00 07176-006 VNEG 图95.单个输出通道的概念框图，G=+1(ADV3200) 每个输出的解码逻辑都会选择一个(或不选)输入级，以驱动输出级。
使能输入级驱动输出级，该输出级在ADV3200中配置为单位增益放大器(见图95)。
ADV3200/ADV3201 在ADV3201中，内部阻性反馈网络和基准电压缓冲器提供+2的总输出级增益(见图96)。
基准电压缓冲器的输入电压来自VREF引脚。
该电压为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。
FROMINPUTSTAGES OSD00 VPOSOSDS00 x1VNEGVPOS OUT00 VNEG2k VPOS2kVREF 07176-007 VNEG 图96.单个输出通道的概念框图，G=+2(ADV3201) ADV3200/ADV3201的所有输入均由接收器缓冲。
该接收器通过限制信号摆幅，为输入级提供过压保护。
在ADV3200中，接收器输出限制为VREF电压±1.2V，而在ADV3201中，信号摆幅限制为中间电平±1.2V。
该接收器配置为电压反馈型单位增益放大器。
较大的环路增益带宽积可降低闭环增益对器件带宽的影响。
OPTIONALACCOUPLING CAPACITOR 75ΩGND INxx BYPASSSYNC-TIPCLAMP SYNC-TIPCLAMP RECEIVER SWITCHMATRIX ADV3200/ADV3201 OUTPUTBUFFERG=+1(ADV3200) G=+2(ADV3201) OUTxx75Ω75Ω GND 07176-110 VCLAMP OSDxxOSDSxx 图97.ADV3200/ADV3201信号链(单I/O路径) VREF Rev.0|Page27of36 ADV3200/ADV3201 除接收器外，每一个输入都有同步端箝位，用于交流耦合应用。
所有箝位均根据编程逻辑期间移入的首个串行数据位使能或禁用。
使能后，箝位迫使最低输入电压输出至VCLAMP引脚。
VCLAMP引脚为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。
VCLAMP VPOS VPOS VNEG IN00 OFF-CHIP 5µ
A CAPACITOR TOINPUTRECEIVER 07176-008 图98.交流耦合应用中同步端箝位的概念图 ADV3200/ADV3201的输出级针对驱动复合视频信号时的低差分增益和相位误差设计。
它还提供压摆电流，用于驱动复合视频信号时的快速脉冲响应。
可以禁用ADV3200/ADV3201的输出以最大程度降低片内功耗。
禁用后，一系列内部放大器驱动内部节点，使禁用输出端哪怕在输出总线为大信号摆幅的情况下也存在一个宽带高阻抗。
(在ADV3201中，有一个4kΩ电阻通过基准电压缓冲器端接至VREF电压。
)此高阻抗允许多个IC的总线相连，而无需额外缓冲。
降低输出电容时必须谨慎，因为这样会导致更多过冲和频域峰化。
此外，当输出禁用并通过外部驱动时，施加于输出的电压一定不能超过ADV3200/ADV3201的有效输出摆幅范围，以使这些内部放大器保持在它们的线性工作范围内。
对禁用输出端施加过量电压可能会导致ADV3200/ADV3201损坏，应避免发生这种情况(相关指南参见“绝对最大额定值”部分)。
通过串行逻辑接口，可对ADV3200/ADV3201的内部连接进行控制。
串行载入一级锁存将对每个输出实现预编程。
全局更新信号(UPDATE)将编程数据移入二级锁存，同步更新全部输出。
串行输出引脚(DATAOUT)允许器件以菊花链形式连接，用于单引脚编程多个IC。
提供复位引脚，可通过禁用全部输出避免总线冲突。
此复位信号清零一级和二级锁存。
ADV3200可采用5V单电源供电，通过VPOS/VNEG电源引脚为信号路径上电，并通过DVCC/DGND电源引脚为控制逻辑接口上电。
然而，为了便于连接地参考视频信号，可将电源分离为±2.5V(ADV3201设计为采用±3.3V电源供电)。
执行电源分离时，灵活的逻辑接口允许控制逻辑电源(DVCC/DGND)工作在3.3V/0V至5V/0V范围内，同时内核依然采用分离电源供电。
Rev.0|Page28of36 应用信息 编程 ADV3200/ADV3201通过193位串行字编程，而每次编程器件都会更新矩阵内容和同步端箝位的状态。
串行编程描述串行编程模式使用CLK、DATAIN、UPDATE和CS器件引脚。
第一步是将CS置位低电平，以便选择待编程器件。
数据移位至器件的串行端口时，UPDATE信号必须为高电平。
若UPDATE为低电平，则数据依然会移入，并且透明异步锁存器允许数据到达矩阵。
这使得矩阵尝试更新所有移位数据定义的即时状态。
DATAIN上的数据在每个CLK的上升沿被读入。
总共有193位数据必须移入，才能完成编程。
32个输出中的每一个都有5位(D4至D0)决定其输入源，后跟1位(D5)决定输出的使能状态。
若D5为低电平(输出禁用)，则5个关联位(D4至D0)无关，因为没有输入切换至该输出。
移入逻辑的第一位用于使能或禁用同步端箝位。
如果该位为低电平，则禁用同步端箝位；否则使能。
同步端箝位首先移入，然后是最高有效输出地址数据(OUT31)。
使能位(D5)首先移入，然后是输入地址(D4至D0)，地址以首位D4、末位D0顺序输入。
余下的所有输出均顺序编程，直至最低有效输出地址数据移入为止。
此时可拉低UPDATE，让器件根据刚移入的数据进行编程。
二级锁存为异步，当UPDATE为低电平时，它们透明。
当多个ADV3200/ADV3201器件在系统中串联编程时，某个器件的DATAOUT信号可连接至下一个器件的DATAIN，形成串联信号链。
所有CLK和UPDATE引脚应并联连接，并按前文所述进行操作。
串行数据输入信号链第一个器件的DATAIN引脚，并以纹波方式传递至位于最后的器件。
因此，输入信号链中最终器件的数据应在编程序列开始时就绪。
编程序列的长度为193位乘以链路中的器件数。
ADV3200/ADV3201 复位上电ADV3200/ADV3201时，通常要求输出启动为禁用状态。
拉低RESET引脚时，可禁用所有输出。
拉高后，UPDATE引脚应当在RESET上升前驱动至高电平。
由于上电后移位寄存器中的数据是随机的，请不要用于编程矩阵，否则可能造成矩阵状态未知。
若要防止这种情况，上电初始后不要对UPDATE施加逻辑低电平信号。
应当首先加载需要的数据至移位寄存器中，然后拉低UPDATE，以便对器件编程。
RESET引脚针对DVCC具有一个25kΩ上拉电阻，可用于建立简单的上电复位电路。
RESET与地之间连接一个电容，保持RESET低电平一段时间，同时器件其余部分趋于稳定。
低电平条件导致所有输出禁用。
电容随后便可通过上拉电阻充电至高电平状态，允许器件具有完整的编程能力。
CS引脚具有连接DGND的25kΩ下拉电阻。
输入交流耦合 使用交流耦合输入对于采用低压电源或5V单电源的视频系统而言具有挑战性。
在NTSC和PAL视频系统中，如果剥离同步，则700mV是最大信号电压和黑色电平的近似差值。
然而，如图99所示，若要对输入交流耦合，则需两倍于最大信号摆幅的动态范围。
对于此扩展的动态范围要求，解决方案是同步端箝位特性。
WHITELINEWITHBLACKPIXEL +700mVVREF VAVGVAVG VREF–700mV BLACKLINEWITHWHITEPIXEL +5VVSIGNAL GND VINPUT=VREF+VSIGNALVREF~VAVGVREFISADCVOLTAGESETBYTHERESISTORS 图99.输入动态范围的“病态”案例 07176-102 Rev.0|Page29of36 ADV3200/ADV3201 用于交流耦合输入的同步端箝位ADV3200/ADV3201同步端箝位使能时，会将视频信号中的最大负电压箝位至VCLAMP。
这样可为交叉点开关提供正确的直流电平，并确保无论何种平均图像电平，动态范围要求仅为最大输入信号摆幅。
输入端交流耦合的基本方法是在ADV3200/ADV3201的输入端采用串联电容。
端接需要放置在串联耦合电容之前。
将串联耦合电容尽可能靠近输入引脚放置。
为ADV3200/ADV3201的输入端选择正确的交流耦合电容非常重要。
数值太小则会造成不可接受的电压下降，如图100所示。
采用数值足够大的交流耦合电容(如100nF)可防止电压下降，如图101所示。
VOUT(V) 0.2 0.1
0 –0.1 –0.2 –0.3 –0.40 102030405060708090100TIME(µs) 图100.带1nF交流耦合电容的视频信号 0.2 0.1
0 –0.1 –0.2 –0.30 102030405060708090100TIME(µs) 图101.带100nF交流耦合电容的视频信号 VOUT(V) 07176-107 OUTPUTVIDEO(V) 07176-106 INPUTVIDEO(V) 同步端箝位功能通过193位字中的同步端箝位使能位使能或禁用，方法是对ADV3200/ADV3201进行串行编程。
同步端箝位使能位开启或关断所有通道的箝位功能；不提供针对单个通道的箝位开启/关断控制。
同步端箝位功能仅对包含同步端的信号起作用，如复合视频。
如果信号不含同步箝位，则箝位功能会使其发生失真。
ADV3200采用±2.5V电源供电时，VCLAMP范围为−1V至+0.3V；而ADV3201采用±3.3V电源供电时，VCLAMP范围为−0.5V至+0.3V。
如果从外部驱动VCLAMP，则输入电路可参考图14。
注意，VCLAMP引脚上的6kΩ电阻连接片内VREF缓冲电压，并且50μA电流源将VCLAMP标称值设为低于VREF300mV。
建议在VCLAMP引脚上添加旁路电路，因为噪声和失调可能会注入此引脚。
07176-108 0.70.60.50.40.30.20.1 0–0.1–0.2–0.3
0 VREF=0V VCLAMP1020304050607080 TIME(µs) 图102.视频信号输入同步端箝位 90100 0.5 0.4 0.3 0.2 0.1VREF=0V
0 –0.1 –0.2 –0.3 –0.4 –0.50 VCLAMP=–0.5V 10203040506070TIME(µs) 8090100 图103.采用ADV3201的交流耦合视频(同步端箝位使能) 07176-109 Rev.0|Page30of36 屏幕显示(OSD) ADV3200/ADV3201针对32个输出的每一个均提供专用的2:1多路复用器，允许外部视频或直流电平通过普通输入通道插入或切换。
OSD多路复用器可在20ns内完成切换，允许显示文字或其他画中画之类的信号。
OSDSxx引脚是控制开关，用于开关每个相应的OSD多路复用器(高电平=OSD，低电平=普通输入)。
拉高OSDSxx可将OSDxx输入端的信号切换至相应的输出端。
将OSDSxx设为低电平可切换INxx上的电平至相应输出。
对于每行扫描而言，此开关动作可逐像素执行；而通过这种方式，任何视频信号(包括图像、字符或文字)可插入至输出并显示。
OSD信号必须与其所切换的输入视频信号同步；因此，OSDS信号必须具有正确的时序，才能将OSD信号放置在水平线上。
此外，OSDxx输入不存在前文所述之同步端箝位特性，因此直流电平必须在OSDxx输入端正确设置。
去耦 ADV3200/ADV3201的信号路径基于负反馈下的高开环增益放大器。
片内主极点补偿用于在预期施加的压摆和负载条件范围内稳定这些放大器。
为保证设计稳定性，需对电源适当去耦。
信号产生的电流必须在所有频率下通过依然存在的环路增益的低阻抗路径返回它们的源端(至少达到300MHz)。
宽带并联电容配置对于正确去耦ADV3200/ADV3201而言是必须的。
VREF和VCLAMP引脚应视为基准电压源引脚而非电源引脚，因为它们都是片内缓冲器的输入。
由于VREF引脚用于ADV3200/ADV3201的接地参考，应确保在整个目标频率范围内生成低噪声VREF源。
功耗功耗计算 9
8 ADV3200/ADV3201 TJ=150°
C MAXIMUMPOWER(W) 07176-003
7 6
5 4
3 15 25 35 45 55 65 75 AMBIENTTEMPERATURE(°C) 图104.芯片最大功耗与环境温度的关系 图104中的曲线可从下式计算得到：
P =TJUNCTION,MAX−TAMBIENT
D,MAXθJA 85
(1) 例如，假设ADV3200/ADV3201处于45°C(TA)环境温度下，则所有负载和电源条件下的总片内功耗必须不能超过6.5W。
计算片内功耗时，必须包含输入至负载的电流有效值，并将其乘以ADV3200/ADV3201输出器件上的压降有效值。
对于正弦输出而言，负载产生的片内功耗可大致计算如下： PD,OUTPUT=(VPOS–V)OUTPUT,RMS×IOUTPUT,RMS
(2) 对于非正弦输出而言，应当通过对片内压降进行积分，然 后乘以一个周期内的负载电流而计算得到。
针对AB类输出级，计算负载功耗时，可以减去静态电流。
对于驱动负载的每一个输出级而言，根据下式减去静态功耗： PDQ,OUTPUT=(VPOS–VNEG)×IOUTPUT,QUIESCENT
(3) 其中，IOUTPUT,QUIESCENT=0.95mA，针对每个单端输出引脚而言。
对于每个已禁用的输出，VPOS和VNEG上的静态电源电流下降约4mA。
Rev.0|Page31of36 ADV3200/ADV3201 VPOS QNPNQPNP IOUTPUT,QUIESCENTVOUTPUT IOUTPUTIOUTPUT,QUIESCENT 07176-111 VNEG 图105.简化输出级 示例对于环境温度85°C下的ADV3200，若所有32个输出均驱动1Vrms至150Ω负载，且电源为±2.5V，则遵循下列步骤：
1.使用数据手册中的静态电流计算ADV3200功耗。
忽略数值很小的VDD电流。
PD,QUIESCENT=(VPOS×IVPOS)+(VNEG×IVNEG)PD,QUIESCENT=(2.5V×250mA)+(2.5V×250mA)=1.25W
2.计算负载功耗。
PD,OUTPUT=(VPOS–V)OUTPUT,RMS×IOUTPUT,RMSPD,OUTPUT=(2.5V–1V)×(1V/150Ω)=10mW存在32个输出，因此有32个输出电流。
nPD,OUTPUT=32×10mW=0.32W
3.在所有负载中(本例为32)减去静态输出级电流。
输出级驻留或驱动负载，但电流只需计算一次(对高于0.5V的输出电压有效)。
PDQ,OUTPUT=(VPOS–VNEG)×IOUTPUT,QUIESCENTPDQ,OUTPUT=(2.5V–(–2.5V))×(0.95mA)=4.75mW存在32个输出，因此有32个输出电流。
nPDQ,OUTPUT=32×4.75mW=0.15W4.验证功耗不超过最大允许值。
PD,ON-CHIP=PD,QUIESCENT+nPD,OUTPUT−nPDQ,OUTPUTPD,ON-CHIP=1.25W+0.32W−0.15W=1.42W如图104或等式1所示，此功耗在85°C以内(包括85°C)的所有环境温度下低于最大允许功耗。
串扰 许多系统(如广播视频和KVM开关等处理大量模拟信号通道的系统)具有严格的要求，保持各种信号在系统内不会互相影响。
串扰是描述附近其它通道的信号耦合至给定通道的术语。
当系统中存在很多距离很近的信号时(毫无疑问，就像采用ADV3200/ADV3201的系统)，串扰问题可能极为复杂。
使用一个或多个交叉点器件时，需对串扰本质以及术语定义有深入了解。
串扰种类串扰可通过三种方式中的任意一种传播：电场、磁场和共用公共阻抗。
本部分内容解释这些影响。
每个导体都可以既是电场的辐射器，同时又是电场的接收器。
当发射器产生电场，电场向整个杂散电容(例如空间)传播并与接收器耦合，然后感应出电压时，便形成了电场串扰机制。
该电压在任何接收到它的通道里，都是不希望存在的串扰信号。
流经导体的电流产生磁场，该磁场围绕此电流。
这些磁场随后便在任何具有与之相连路径的导体内产生电压。
在这些其它通道内原本不希望存在的感应电压即为串扰信号。
那些受串扰影响的通道具有互感，可将信号从一个通道耦合至另一个通道。
多通道系统的电源、地和其它信号回路通常通过各种通道实现共享。
当来自某个通道的电流流过其中一条路径时，阻抗两端产生的电压便成为共享公共阻抗的其它通道的输入串扰信号。
所有这些串扰源都是矢量；因此无法将幅度简单相加，得出总串扰。
事实上，有些条件下以特定配置并联驱动额外电路，可降低串扰。
串扰区域一个实际的ADV3200/ADV3201电路必须在某种电路板上实现，才可连接电源和测量设备。
创建评估板时应当极其谨慎，以使固有器件的串扰最小化。
但这样也产生了一个问题，即系统的串扰是器件内部的串扰与电路板串扰相叠加的结果。
当试图最小化串扰的影响时，尝试区分这两个区域非常重要。
此外，输入至交叉点开关之间，以及输出之间也可能发生串扰。
它也可能在输入至输出之间发生。
下文提供的技巧可用于诊断系统哪部分产生了串扰。
Rev.0|Page32of36 测量串扰通过施加一个信号至一路或多路通道，并测量选定通道上的相应信号强度，即可测得串扰。
测量值通常以低于测试信号幅度多少dB表示。
串扰计算如下： 其中：s=jω(拉普拉斯变换的变量)。
ASEL(s)是选定通道上感应信号串扰幅度。
ATEST(s)是测试信号的幅度。
可以看出，串扰是频率的函数，但不是测试信号(针对一阶而言)幅度的函数。
此外，串扰信号相位与关联测试信号有关。
网络分析仪常用于测量目标频率范围内的串扰。
它可同时提供串扰信号的幅度和相位信息。
随着交叉点系统或器件的扩大，理论串扰的组合排列数可能变得极为庞大。
例如，以ADV3200/ADV3201的32×32矩阵为例，注意可视为单通道(如IN00输入)的串扰项数目。
IN00编程为连接ADV3200/ADV3201的其中一个输出，可用于测量。
首先，与驱动测试信号至所有其它31个输入有关的串扰项每一次可测量一个，同时施加“无信号”至IN00。
然后，与驱动并联测试信号至所有其它31个输入有关的串扰项每一次可测量所有可能的组合中的两个，然后一次三个，以此类推，直至只剩一种方法并行驱动测试信号至所有其它31个输入。
每种情况都与其它情况存在一定差异，并且可能导出一个独特值，具体取决于测量系统的分辨率，但几乎不可能实际测量所有这些项并指定它们。
此外，它仅描述了一个输入通道的串扰矩阵。
所有其它输入都可假设具有相似的串扰矩阵。
此外，如果考虑输入连接至其它输出(未用于测量)的可能排列组合，则数字会大得离谱。
如果使用多个ADV3200/ADV3201器件构建更大的交叉点阵列，数字将直线上升。
显然，必须选出这些情况的某些部分，指引人们找到一种实用的串扰测量方法。
一个常用的方法是测量所有不利串扰；这表示测量选定通道的串扰，同时并行驱动其它系统通道。
总之，该方法得到最差情况下的串扰数，但由于串扰信号的矢量特性，情况并非总是如此。
ADV3200/ADV3201 其它有用的串扰测量方法由一个最近的相邻通道或每一侧两个相邻通道所建立。
这些串扰的测量值通常高于相距较远的通道测量值，因此可用作任何其它单通道或双通道在最差情况下的串扰测量值。
输入和输出串扰容性耦合由电压驱动(dV/dt)，但通常是一个常数比。
容性串扰与输入或输出电压成正比，但仅仅通过降低信号摆幅无法降低该比值。
必须改变阻抗(降低互电容)从而改变衰减系数，否则必须通过同相与反相元器件相加，利用破坏性消除加以改变。
对于高输入阻抗的器件(如ADV3200/ADV3201)，输入串扰通常主要由电容产生。
感性耦合与电流成正比(dI/dt)，并通常以恒定的比例随信号电压而改变，但它与阻抗也有关系(负载电流)。
感性耦合还可通过同相或反相部分加以破坏性消除。
在驱动低阻抗视频负载的情况下，输出电感对输出串扰会产生很大影响。
ADV3200/ADV3201灵活的编程能力可用于诊断串扰更多地存在于输入侧还是输出侧。
一些例子可以说明。
给定的输入对(本例中，IN07位于中间)可编程驱动OUT07(同样位于中间)。
输入至IN07端接至地(通过50Ω或75Ω电阻)，并且不施加信号。
其它所有输入都采用相同的测试信号(实际由分布式放大器提供)并行驱动，除OUT07外的其它所有输出都禁用。
由于接地IN07输入编程驱动OUT07，因此不应当有任何信号。
任何信号的存在都可影响到另外15个不利输入信号，因为不驱动其它输出(它们都被禁用)。
因此，这种方法测量所有不利输入对IN07的串扰贡献。
当然，该方法可用于其它输入通道和不利输入组合。
对于输出串扰测量而言，单个输入通道被驱动(例如IN00)，并且除给定输出(位于中间的IN07)外的所有输出都编程连接至IN00。
OUT07编程连接IN15(远离IN00)，后者端接至地。
因此，OUT07应当不存在任何信号，因为它监听的是无噪声输入。
在OUT07端测得的任意信号都可能对其它15个不利输出贡献了输出串扰。
同样，该方法可经过修改，用于测量其它通道以及其它交叉点矩阵组合。
Rev.0|Page33of36 ADV3200/ADV3201 阻抗对串扰的影响输入侧的串扰受驱动输入的源端输出阻抗的影响。
驱动源阻抗越低，串扰幅度也越低。
输入侧的主要串扰机制是容性耦合。
高阻抗输入不产生大电流，也就无法形成磁感应串扰。
但是，大电流可能流经输入端接电阻和驱动它们的环路。
因此，输入侧的PCB可能对磁耦合串扰作出贡献。
从电路角度来看，输入串扰机制与电容耦合至阻性负载相似。
对于低频而言，串扰幅度可计算如下： 其中：RS为源电阻。
CM为测试信号电路和选定电路之间的互电容。
s为拉普拉斯变换的变量。
由之前公式可以看出，这种串扰机制具有高通特性；它可通过降低输入电路的耦合电容并降低驱动器的输出阻抗，最大程度地加以减少。
若输入由75Ω端接电缆驱动，则使用低输出阻抗缓冲器缓冲该信号即可降低输入串扰。
在输出侧，串扰可通过驱动较轻的负载而减少。
虽然驱动标准150Ω视频负载时，ADV3200/ADV3201具有出色的差分增益和相位规格，但由于高输出电流，串扰会高于可达到的最小值。
这些电流通过输出引脚互感以及ADV3200/ADV3201的焊线而引起串扰。
从电路角度来看，此输出串扰机制与绕组间含有互感，并驱动负载电阻的变压器类似。
对于低频而言，串扰幅度可计算如下： 如果输入和输出信号位于上层与下层的接地层之间，并且之间以接地层隔开，则它们将具有最小的串扰。
将过孔尽可能靠近IC放置，以便内层承载输入和输出。
输入和输出信号受输入端接电阻和输出串联后部端接电阻的影响。
只要有可能，就应当在这些信号从IC封装出现后立即予以隔离。
PCB端接布局 随着工作频率的增加，正确路由传输线路信号也变得越来越重要。
ADV3200/ADV3201的带宽足够宽，因此对于实际的信号走线长度，使用高阻抗路由不会提供平坦的带内频率响应。
用户必须选择适合应用的特性阻抗，并正确端接ADV3200/ADV3201的输入和输出信号。
一般而言，视频应用使用75Ω单端环境。
出于灵活性方面的考虑，ADV3200/ADV3201不包含片内端接电阻。
这一应用的灵活性为电路板布局带来了一些挑战。
输入传输线路端接与ADV3200/ADV3201芯片之间的距离是高阻抗分支路径，会造成输入信号反射。
经过简化，可以看到，根据信号在所选电路板材料上的传播速度(vP)以及端接电阻和ADV3200/ADV3201之间的距离(d)，这些反射会导致固定频率间隔下的输入峰化。
如果距离足够远，则峰化可能出现在带内。
事实上，实际经验表明这些峰化不具有高Q特性，应当将其移出所需带宽的3至4倍外，以便不影响信号。
对于使用FR4(vP=144×106m/s)电路板的设计人员而言，这意味着ADV3200/ADV3201输入应当在端接电阻2cm以内，且最好能靠得更近。
因此，2cmPCB路由在计算上相当于d=2×10−2m。
其中：MXY为输出X至输出Y的互感。
RL为测量输出的负载电阻。
s为拉普拉斯变换的变量。
该串扰机制可通过保持低互感，并增加RL而最大程度地减少。
通过增加导体间距并使并联长度最短，便可保持低互感。
PCB布局布线必须特别注意尽量降低系统电路板产生的额外串扰。
细节上需要注意的区域有：接地、屏蔽、信号路由和电源旁路。
其中，n={0,1,2,
3,…}。
某些情况下，由于空间限制或电阻尺寸较大，难以将端接电阻靠近ADV3200/ADV3201放置。
这种情况下更好的解决方法是保持受控传输线路经过ADV3200/ADV3201输入，并端接线路末端。
这种方法称为飞越式端接。
ADV3200/ADV3201的输入阻抗足够大，而封装内的分支长度足够小，这种设计在实际使用中能发挥很好的效果。
Rev.0|Page34of36 ADV3200/ADV3201 INxxOUTxx 75Ω 图106.飞越式输入端接(两条传输线的接地端必须相连，并靠近INxx引脚) 如果需要并联驱动多个ADV3200/ADV3201，那么飞越式输入端接方案将是非常有用的，但每个ADV3200/ADV3201输入端到受驱输入传输线的距离都是一条分支， 07176-103 ADV3200/ADV3201 应当采用前文所述之指南，尽量缩短其长度并减少寄生效应。
虽然目前讨论的示例针对输入端接，输出后部端接原理与此类似。
将ADV3200/ADV3201视为理想的电压源，则ADV3200/ADV3201与后部端接电阻之间的任何路由距离都是一条分支，会产生反射。
因此，将后部端接电阻靠近ADV3200/ADV3201放置。
在实践中，由于后部端接电阻为串联元件，其路由尺寸更窄，因此较容易在电路板布局中将其靠近ADV3200/ADV3201输出放置。
图107.评估板简化原理图Rev.0|Page35of36 ADV3200/ADV3201外形尺寸 26.2026.00SQ 1.60MAX0.750.600.45 25.80176 24.1024.00SQ23.90 21.50REF 133 133 176 1.00REF
1 132132
1 SEATINGPLANE PIN1 1.451.401.35 0.15 0.10 0.05 0.08 COPLANARITY VIEWAROTATED90°CCW 0.200.150.09 7°3.5° 0° TOPVIEW(PINSDOWN) EXPOSED 7.80 PAD REF 4445 VIEWA 8988 8988 BOTTOMVIEW(PINSUP) 0.50BSCLEADPITCH COMPLIANTTOJEDECSTANDARDSMS-026-BGA-HD 图108.176引脚薄型四方扁平封装[LQFP_EP](SW-176-1) 图示尺寸单位：mm 44 45 0.27 0.22 0.17FORPROPERCONNECTIONOFTHEEXPOSEDPAD,REFERTOTHEPINCONFIGURATIONANDFUNCTIONDESCRIPTIONSSECTIONOFTHISDATASHEET. 订购指南 模型 温度范围 ADV3200ASWZ1ADV3201ASWZ1 −40°C至+85°C−40°C至+85°
C 1Z=符合RoHS标准的器件。
封装描述176引脚薄型四方扁平封装[LQFP_EP]176引脚薄型四方扁平封装[LQFP_EP] 封装选项SW-176-1SW-176-
1 081808-
A ©2008AnalogDevices,Inc.Allrightsreserved.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. D07176sc-0-10/08
(0) Rev.0|Page36of36
S、SECAM)RGB和分量视频路由压缩视频(MPEG、小波)视频会议 概述 ADV3200/ADV3201为32×32模拟交叉点开关矩阵。
具有适合交流耦合应用的可选同步脉冲顶部箝位输入，以及屏幕 显示(OSD)插入多路复用器。
两款器件的串扰性能均为−48dB，隔离性能为−80dB(5MHz)，因而适合许多高密度路由应用。
同时0.1dB平坦度达60MHz，堪称复合视频切换应用的理想之选。
ADV3200/ADV3201内置32个独立输出缓冲器，可以将这些缓冲器置于高阻抗状态，以提供并行交叉点输出，因此构 建更大阵列时，关断通道仅向输出总线提供极小的负载。
300MHz、32×32缓冲式模拟交叉点开关 ADV3200/ADV3201 功能框图 VPOSVNEGDVCCDGND CLK DATAIN UPDATECS RESET 193-BITSHIFTREGISTER 193PARALLELLATCH ENABLE/BYPASS 192 32×5:32DECODERS SYNC-TIPCLAMP 1024 ADV3200(ADV3201) 32ENABLE/DISABLE OUTPUTBUFFER G=+1(G=+2) DATAOUT 32...... INPUTS SWITCHMATRIX OSDMUX ......32OUTPUTS 32 32 REFERENCE VCLAMP OSD OSDVREF INPUTSSWITCHES 图
1. ADV3200提供增益+
1，ADV3201提供增益+
2，适合后部端接负载应用。
两款器件可以采用5V单电源、±2.5V双电源或±3.3V双电源(G=+2)供电，所有输出均使能时的空闲功耗仅为250mA。
通道开关通过双缓冲式串行数字控制接口实现，可以利用该接口将多个器件以菊花链形式连接起来。
ADV3200/ADV3201采用176引脚裸露焊盘LQFP(24mm×24mm)封装，工作温度范围为−40°C至+85°C扩展工业温度范围。
07176-001 Rev.0 InformationfurnishedbyAnalogDevicesisbelievedtobeurateandreliable.However,noresponsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorotherrightsofthirdpartiesthatmayresultfromitsuse.Specicationssubjecttochangewithoutnotice.NolicenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. OneTechnologyWay,
P.O.Box9106,Norwood,MA02062-9106,
U.S.A. Tel:781.329.4700 Fax:781.461.3113 ©2008AnalogDevices,Inc.Allrightsreserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADV3200/ADV3201
目录
特性..................................................................................................
应用..................................................................................................
1功能框图.........................................................................................1概述..................................................................................................
1修订历史.........................................................................................2技术规格.........................................................................................3 OSD禁用....................................................................................3OSD使能....................................................................................4时序特性(串行模式)...............................................................5绝对最大额定值............................................................................7热阻............................................................................................
7功耗............................................................................................
7ESD警告.....................................................................................7引脚配置和功能描述...................................................................8真值表和逻辑图.....................................................................11 I/O原理图.....................................................................................12典型性能参数..............................................................................13 ADV3200..................................................................................
13ADV3201..................................................................................20工作原理.......................................................................................27应用信息.......................................................................................29编程..........................................................................................29输入交流耦合.........................................................................29屏幕显示(OSD)......................................................................31去耦..........................................................................................31功耗..........................................................................................31串扰..........................................................................................32PCB端接布局..........................................................................34外形尺寸.......................................................................................36订购指南..................................................................................36 修订历史 2008年10月—版本0：初始版 Rev.0|Page2of36 ADV3200/ADV3201 技术规格 OSD禁用 除非另有说明，VS=±2.5V(ADV3200)，VS=±3.3V(ADV3201，TA=25°C时)，G=+1(ADV3200)，G=+2(ADV3201)，RL=150Ω，全配置。表
1.参数动态性能 −3dB带宽 增益平坦度 建立时间压摆率噪声/失真性能差分增益误差 ADV3200ADV3201差分相位误差ADV3200ADV3201所有不利串扰，RTI 关断隔离，输入至输出，RTI输入电压噪声 ADV3200ADV3201直流性能增益误差ADV3200 ADV3201 增益匹配 输出特性输出阻抗ADV3200ADV3201输出电容输出电压范围ADV3200ADV3201 输入特性输入失调电压输入电压范围ADV3200ADV3201 测试条件/注释 200mVp-p2Vp-p0.1dB,200mVp-p0.1dB,2Vp-p1%，2V阶跃2V阶跃，峰值 NTSC或PAL NTSC或PAL f=5MHz,RL=150Ωf=5MHz,RL=1kΩf=100MHz,RL=150Ωf=100MHz,RL=1kΩf=5MHz，一个通道0.1MHz至50MHz 空载(广播模式)广播模式空载(广播模式)广播模式通道间空载通道至通道 直流，使能直流，禁用直流，禁用禁用 无输出负载 无输出负载 最小值 典型值 30012060406400 最大值单位 MHzMHzMHzMHznsV/µs 0.06 % 0.1 % 0.06 度 0.03 度 −48 dB −65 dB −23 dB −30 dB −80 dB 25 nV/√Hz 22 nV/√Hz ±0.5 ±1.75 % ±0.5 ±2.2 % ±0.5 ±2.2 % ±0.5 ±2.7 % ±0.5 ±2.8 % ±0.8 ±3.4 % 0.15 Ω 900 1000 kΩ 3.2
4 kΩ 3.7 pF −1.1至+1.1 −1.2至+1.2
V −1.5至+1.5 −1.6至+2.0
V −1.5至+1.5 −2.0至+2.0
V ±
5 ±30 mV −1.1至+1.1 −1.2至+1.2
V −0.75至+0.75
−0.8至+1.0
V −0.75至+0.75−1.0至+1.0
V Rev.0|Page3of36 ADV3200/ADV3201 参数输入电容输入电阻输入偏置电流 开关特性使能导通时间开关时间，2V阶跃信号开关瞬变(毛刺) 电源电源电流ADV3200 ADV3201 DVCC电源电压范围 PSRADV3200ADV3201 工作温度范围温度范围θJA 测试条件/注释 同步端箝位使能，VIN=VCLAMP+0.1V同步端箝位使能，VIN=VCLAMP−0.1V同步端箝位禁用 50%更新至1%建立50%更新至1%建立IN00至IN31，RTI VPOS或VNEG，输出使能，空载VPOS或VNEG，输出禁用VPOS或VNEG，输出使能，空载VPOS或VNEG，输出禁用 VPOS−VNEG VNEG，VPOS，f=1MHz 最小值 10.1−2.9−10 工作时(静止空气)工作时(静止空气) 典型值343 −
1 −3 5040300 最大值 12−0.25 单位pFMΩµA mA µA nsnsmVp-p 250 300 120 155 260 310 130 165 2.5 3.5 5±10%至6.6±10% −50−45 −40to+8516 mAmAmAmAmAV dBdB °C°C/W OSD使能 除非另有说明，VS=±2.5V(ADV3200)，VS=±3.3V(ADV3201，TA=25°C时)，G=+1(ADV3200)，G=+2(ADV3201)，RL=150Ω，全配置。
表
2.参数OSD动态性能 −3dB带宽ADV3200 ADV3201 增益平坦度 建立时间压摆率OSD噪声/失真性能差分增益误差 ADV3200ADV3201差分相位误差ADV3200ADV3201输入电压噪声ADV3200ADV3201 测试条件/注释 200mVp-p2Vp-p200mVp-p2Vp-p0.1dB,200mVp-p0.1dB,2Vp-p1%，2V阶跃2V阶跃，峰值 NTSC或PAL NTSC或PAL 0.5MHz至50MHz 最小值 典型值 17013515013035356400 0.120.35 0.060.04 2725 最大值单位 MHzMHzMHzMHzMHzMHznsV/µs %% 度度 nV/√HznV/√Hz Rev.0|Page4of36 参数OSD直流性能 增益误差ADV3200 ADV3201 OSD输入特性输入失调电压输入偏置电流 OSD开关特性OSD开关延迟，2V阶跃OSD开关瞬变(毛刺)ADV3200ADV3201 测试条件/注释无负载无负载 50%OSD开关至1%建立 最小值−10 ADV3200/ADV3201 典型值 最大值单位 ±0.1 ±2.3 % ±0.1 ±2.7 % ±0.1 ±2.2 % ±0.1 ±2.7 % ±
5 ±30 mV −
4 µ
A 20 ns 15 mV
p-p 40 mVp-p 时序特性(串行模式) 表
3. 参数串行数据建立时间CLK脉冲宽度串行数据保持时间CLK脉冲间隔CLK至UPDATE延迟UPDATE脉冲宽度CLK至DATAOUT有效传播延迟，UPDATE至开关ON或OFF数据加载时间，CLK=5MHz，串行模式RESET时间 符号t1t2t3t4t5t6t7 最小值405050150 40 限值 典型值 最大值 单位 ns ns ns ns 50 160 ns ns 130 ns 50 ns 38.6 µs 160 ns 1
CS 0 1CLK 0 1DATAIN 0 1=LATCHEDUPDATE 0=TRANSPARENT DATAOUT t2 t1t3 CLAMPON/OFF t7 t4 LOADDATAINTOSERIALREGISTERONRISINGEDGE OUT31(D5) OUT00(D0) t5 t6 TRANSFERDATAFROMSERIALREGISTERTOPARALLEL LATCHESDURINGLOWLEVEL 图
2.时序图，串行模式 07176-002 Rev.0|Page5of36 ADV3200/ADV3201 012345678910111213 19 25 31 36 187 192 CLK DATAIN ENABLEOUT00CONNECTTOIN00 ENABLESYNC-TIPCLAMPENABLEOUT31CONNECTTOIN00ENABLEOUT30CONNECTTOIN01DISABLEOUT29DON’TCAREENABLEOUT28CONNECTTOIN31ENABLEOUT27CONNECTTOIN07 UPDATE 07176-105 T=
0 表
4.逻辑电平，DVCC=3.3V VIH VIL RESET,CS,CLK,DATAIN,UPDATE,OSDS RESET,CS,CLK,DATAIN,UPDATE,OSDS 2.5V(最小值)0.8V(最大值) VOHDATAOUT 2.7V(最小值) INCREASINGTIME 图
3.编程示例 VOLDATAOUT 0.5V(最大值) IIHRESET,CS,CLK,DATAIN,UPDATE,OSDS 0.5µA(典型值) IILRESET,CS,CLK,DATAIN,UPDATE,OSDS −0.5µA(典型值) IOHDATAOUT 3mA(典型值) IOLDATAOUT −3mA(典型值) Rev.0|Page6of36 绝对最大额定值 表
5.参数 模拟电源电压(VPOS−VNEG) 数字电源电压(DVCC−DGND) 地电位差(VNEG−DGND) 最大电位差DVCC−VNEG已禁用输出ADV3200(|VOSD−VOUT|)ADV3201(|VOSD−(VOUT+VREF)/2|)|VCLAMP−VINxx| VREF输入电压ADV3200ADV3201 模拟输入电压数字输入电压输出电压 (禁用模拟输出)输出短路持续时间输出短路电流存储温度范围工作温度范围引脚温度 (焊接，10秒)结温 评分7.5V 6V +0.5V至−4V 9.4V <3V<3V 6V VPOS−3.5V至VNEG+3.5VVPOS−4V至VNEG+4VVNEG至VPOSDVCC(VPOS−1V)至(VNEG+1V) 瞬时45mA−65°C至+125°C−40°C至+85°C300°C 150°
C 注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。
表
6.热阻封装类型176引脚LQFP_EP θJA 单位 16 °C/W ADV3200/ADV3201 功耗 ADV3200/ADV3201采用±2.5V、5V或±3.3V电源供电，可驱动最低150Ω负载，因而可能存在多种不同功耗。
为此，必须注意根据环境温度降低工作条件。
ADV3200/ADV3201采用176引脚裸露焊盘LQFP封装。
ADV3200/ADV3201的结至环境热阻(θJA)为16°C/W。
为确保长期可靠性，芯片的最大容许结温不应超过150°
C。
即便只是暂时超过此限值，由于封装对芯片作用的应力改变，参数性能也可能会发生变化。
长时间超过175°C的结温可能会导致器件失效。
图4显示了在−40°C至+85°C的环境温度范围内满足这些条件的芯片内部功耗容许范围。
图4不包括最大功耗计算中的外部负载功耗，但包括通过芯片输出晶体管下降的负载电流。
9TJ=150°C
8 MAXIMUMPOWER(W) 07176-003
7 6
5 4
3 15 25 35 45 55 65 75 85 AMBIENTTEMPERATURE(°C) 图
4.芯片最大功耗与环境温度的关系 ESD警告 ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。
因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。
Rev.0|Page7of36 176DGND175OSD01174OSD02173OSD03172OSD04171OSD05170OSD06169OSD07168VPOS167OUT00166VNEG165OUT01164VPOS163OUT02162VNEG161OUT03160VPOS159OUT04158VNEG157OUT05156VPOS155OUT06154VNEG153OUT07152VPOS151OUT08150VNEG149OUT09148VPOS147OUT10146VNEG145OUT11144VPOS143OUT12142VNEG141OUT13140VPOS139OUT14138VNEG137OUT15136VPOS135OSD08134OSD09133OSD10 ADV3200/ADV3201引脚配置和功能描述 DVCC1OSD002RESET3 CLK4DATAIN5DATAOUT6UPDATE7 CS8OSDS159 IN0010OSDS1411 IN0112OSDS1313 IN0214OSDS1215 IN0316OSDS1117 IN0418OSDS1019 IN0520OSDS0921 IN0622OSDS0823 IN0724OSDS0725 IN0826OSDS0627 IN0928OSDS0529 IN1030OSDS0431 IN1132OSDS0333 IN1234OSDS0235 IN1336OSDS0137 IN1438OSDS0039 IN1540VNEG41VREF42VCLAMP43OSD3144 PIN1 NOTES1.OSDSxx:OSDSELECTFOROUTxx OSDxx:OSDVIDEOINPUTFOROUTxx2.THEEXPOSEDPADSHOULDBE CONNECTEDTOANALOGGROUND. ADV3200/ADV3201 TOPVIEW(NottoScale) 图
5.引脚配置 132VNEG131OSD11130OSD12129OSD13128OSD14127OSD15126OSDS16125IN16124OSDS17123IN17122OSDS18121IN18120OSDS19119IN19118OSDS20117IN20116OSDS21115IN21114OSDS22113IN22112OSDS23111IN23110OSDS24109IN24108OSDS25107IN25106OSDS26105IN26104OSDS27103IN27102OSDS28101IN28100OSDS2999IN2998OSDS3097IN3096OSDS3195IN3194VPOS93OSD1692OSD1791OSD1890OSD1989VNEG OSD3045OSD2946OSD2847OSD2748OSD2649OSD2550OSD2451VPOS52OUT3153VNEG54OUT3055VPOS56OUT2957VNEG58OUT2859VPOS60OUT2761VNEG62OUT2663VPOS64OUT2565VNEG66OUT2467VPOS68OUT2369VNEG70OUT2271VPOS72OUT2173VNEG74OUT2075VPOS76OUT1977VNEG78OUT1879VPOS80OUT1781VNEG82OUT1683VPOS84OSD2385OSD2286OSD2187OSD2088 07176-004 Rev.0|Page8of36 表
7.引脚功能描述 引脚引脚名称
1 DVCC
2 OSD00
3 RESET
4 CLK
5 DATAIN
6 DATAOUT
7 UPDATE
8 CS
9 OSDS15 10 IN00 11 OSDS14 12 IN01 13 OSDS13 14 IN02 15 OSDS12 16 IN03 17 OSDS11 18 IN04 19 OSDS10 20 IN05 21 OSDS09 22 IN06 23 OSDS08 24 IN07 25 OSDS07 26 IN08 27 OSDS06 28 IN09 29 OSDS05 30 IN10 31 OSDS04 32 IN11 33 OSDS03 34 IN12 35 OSDS02 36 IN13 37 OSDS01 38 IN14 39 OSDS00 40 IN15 41 VNEG 42 VREF 43 VCLAMP 44 OSD31 45 OSD30 46 OSD29 47 OSD28 48 OSD27 49 OSD26 说明
数字正电源。
OSD输入数字
0。
控制引脚：一级和二级复位。
控制引脚：串行数据时钟。
控制引脚：串行数据输入。
控制引脚：串行数据输出。
控制引脚：二级写选通。
控制引脚：片选。
控制引脚：OSD选择数字15。
输入数字
0。
控制引脚：OSD选择数字14。
输入数字
1。
控制引脚：OSD选择数字13。
输入数字
2。
控制引脚：OSD选择数字12。
输入数字
3。
控制引脚：OSD选择数字11。
输入数字
4。
控制引脚：OSD选择数字10。
输入数字
5。
控制引脚：OSD选择数字
9。
输入数字
6。
控制引脚：OSD选择数字
8。
输入数字
7。
控制引脚：OSD选择数字
7。
输入数字
8。
控制引脚：OSD选择数字
6。
输入数字
9。
控制引脚：OSD选择数字
5。
输入数字10。
控制引脚：OSD选择数字
4。
输入数字11。
控制引脚：OSD选择数字
3。
输入数字12。
控制引脚：OSD选择数字
2。
输入数字13。
控制引脚：OSD选择数字
1。
输入数字14。
控制引脚：OSD选择数字
0。
输入数字15。
模拟负电源。
基准电压。
更多信息参见工作原理部分。
同步端箝位电压。
更多信息参见工作原理部分。
OSD输入数字31。
OSD输入数字30。
OSD输入数字29。
OSD输入数字28。
OSD输入数字27。
OSD输入数字26。
引脚5051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100 引脚名称OSD25OSD24VPOSOUT31VNEGOUT30VPOSOUT29VNEGOUT28VPOSOUT27VNEGOUT26VPOSOUT25VNEGOUT24VPOSOUT23VNEGOUT22VPOSOUT21VNEGOUT20VPOSOUT19VNEGOUT18VPOSOUT17VNEGOUT16VPOSOSD23OSD22OSD21OSD20VNEGOSD19OSD18OSD17OSD16VPOSIN31OSDS31IN30OSDS30IN29OSDS29 Rev.0|Page9of36 ADV3200/ADV3201 说明OSD输入数字25。
OSD输入数字24。
模拟正电源。
输出数字31。
模拟负电源。
输出数字30。
模拟正电源。
输出数字29。
模拟负电源。
输出数字28。
模拟正电源。
输出数字27。
模拟负电源。
输出数字26。
模拟正电源。
输出数字25。
模拟负电源。
输出数字24。
模拟正电源。
输出数字23。
模拟负电源。
输出数字22。
模拟正电源。
输出数字21。
模拟负电源。
输出数字20。
模拟正电源。
输出数字19。
模拟负电源。
输出数字18。
模拟正电源。
输出数字17。
模拟负电源。
输出数字16。
模拟正电源。
OSD输入数字23。
OSD输入数字22。
OSD输入数字21。
OSD输入数字20。
模拟负电源。
OSD输入数字19。
OSD输入数字18。
OSD输入数字17。
OSD输入数字16。
模拟正电源。
输入数字31。
控制引脚：OSD选择数字31。
输入数字30。
控制引脚：OSD选择数字30。
输入数字29。
控制引脚：OSD选择数字29。
ADV3200/ADV3201 引脚引脚名称101IN28102OSDS28103IN27104OSDS27105IN26106OSDS26107IN25108OSDS25109IN24110OSDS24111IN23112OSDS23113IN22114OSDS22115IN21116OSDS21117IN20118OSDS20119IN19120OSDS19121IN18122OSDS18123IN17124OSDS17125IN16126OSDS16127OSD15128OSD14129OSD13130OSD12131OSD11132VNEG133OSD10134OSD09135OSD08136VPOS137OUT15138VNEG139OUT14 说明输入数字28。
控制引脚：OSD选择数字
8。
输入数字27。
控制引脚：OSD选择数字
7。
输入数字26。
控制引脚：OSD选择数字
6。
输入数字25。
控制引脚：OSD选择数字
5。
输入数字24。
控制引脚：OSD选择数字
4。
输入数字23。
控制引脚：OSD选择数字
3。
输入数字22。
控制引脚：OSD选择数字
2。
输入数字21。
控制引脚：OSD选择数字
1。
输入数字20。
控制引脚：OSD选择数字
0。
输入数字19。
控制引脚：OSD选择数字19。
输入数字18。
控制引脚：OSD选择数字18。
输入数字17。
控制引脚：OSD选择数字17。
输入数字16。
控制引脚：OSD选择数字16。
OSD输入数字15。
OSD输入数字14。
OSD输入数字13。
OSD输入数字12。
OSD输入数字11。
模拟负电源。
OSD输入数字10。
OSD输入数字
9。
OSD输入数字
8。
模拟正电源。
输出数字15。
模拟负电源。
输出数字14。
引脚引脚名称140VPOS141OUT13142VNEG143OUT12144VPOS145OUT11146VNEG147OUT10148VPOS149OUT09150VNEG151OUT08152VPOS153OUT07154VNEG155OUT06156VPOS157OUT05158VNEG159OUT04160VPOS161OUT03162VNEG163OUT02164VPOS165OUT01166VNEG167OUT00168VPOS169OSD07170OSD06171OSD05172OSD04173OSD03174OSD02175OSD01176DGND 裸露焊盘 说明模拟正电源。
输出数字13。
模拟负电源。
输出数字12。
模拟正电源。
输出数字11。
模拟负电源。
输出数字10。
模拟正电源。
输出数字
9。
模拟负电源。
输出数字
8。
模拟正电源。
输出数字
7。
模拟负电源。
输出数字
6。
模拟正电源。
输出数字
5。
模拟负电源。
输出数字
4。
模拟正电源。
输出数字
3。
模拟负电源。
输出数字
2。
模拟正电源。
输出数字
1。
模拟负电源。
输出数字
0。
模拟正电源。
OSD输入数字
7。
OSD输入数字
6。
OSD输入数字
5。
OSD输入数字
4。
OSD输入数字
3。
OSD输入数字
2。
OSD输入数字
1。
数字负电源。
连接到模拟地。
Rev.0|Page10of36 真值表和逻辑图 表
8.操作真值表 CS UPDATECLK X1
X X
0 1
0 0
X 1
X X 1X=无关位。
2Datai:串行数据。
DATAINXDatai2
X X DATAOUTXDatai-193 RESET 01
X 1
X 1 ADV3200/ADV3201 工作条件/注释异步复位所有输出禁用。
193位移位寄存器复位为全
0。
串行DATAIN线路上的数据载入串行寄存器。
读入串行寄存器中的第一位数据随后出现在DATAOUT193时钟周期。
开关矩阵更新。
193位移位寄存器中的数据传输至并行锁存器，该锁存器控制开关阵列和同步端箝位。
芯片未选定。
逻辑无变化。
DATAIN RESETCLK CSUPDATE RESET DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ ... CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DQ CLRCLK DATAOUT LEDOUT00 0LSB192CLRQ LEDOUT00 1LSB191CLRQ LEDOUT00 2LSB190CLRQ LEDOUT00 3LSB189CLRQ LEDOUT00 4LSB188CLRQ LEDOUT00 ENMSB187CLRQ LEDOUT01 0LSB186CLRQ ... LEDOUT30 ENMSB 7CLRQ LEDOUT31 0LSB 6CLRQ LEDOUT31 1LSB 5CLRQ LEDOUT31 2LSB 4CLRQ LEDOUT31 3LSB 3CLRQ LEDOUT31 4LSB 2CLRQ LEDOUT31 ENMSB 1CLRQ LED OUT31SYNC TIPEN0 CLRQ DECODE1024 SWITCHMATRIX 图
6.逻辑图 32 OUTPUTENABLE 07176-053 Rev.0|Page11of36 ADV3200/ADV3201I/O原理图 OUT4kΩ(ADV3201ONLY) VREF 图
7.使能输出(另可参见图16) 3.7pF OUT 4kΩ(ADV3201ONLY) VREF 图
8.禁用输出(另可参见图16) 07176-056 07176-058 IN VNEG 图
9.接收器(另可参见图16) IN5µAVNEG 图10.同步端箝位使能的接收器(另可参见图16) DVCC25kΩ 1kΩRESET DGND 图11.复位输入(另可参见图16) 07176-057 07176-055 07176-054 07176-059 CLK,UPDATE,DATAIN, OSDS,CS 25kΩ(CSONLY) 1kΩDGND DGND 图12.逻辑输入(另可参见图16) DVCC DATAOUT 07176-060 DGND 图13.逻辑输出(另可参见图16) VREF VCLAMP 6kΩ50µ
A 07176-061 VREF VNEG 图14.VCLAMP输入(另可参见图16) VPOS VPOS 2.5kΩ(5kΩFORADV3201) 2.5kΩ(5kΩFORADV3201) VNEG 图15.VREF输入(另可参见图16) VPOS DVCC 07176-062 VREF,VCLAMP,OSD,IN,OUT CLK,RESET, UPDATE,CS,DATAIN,DATAOUT,OSDS VNEG DGND 图16.ESD保护映射 07176-063 Rev.0|Page12of36 典型性能参数 ADV3200 VS=±2.5V(TA=25°
C，RL=150Ω)。
2 INxx0 –2OSDxx –
4 GAIN(dB) –6–
8 –10 –121 10 100 1k FREQUENCY(MHz) 图17.ADV3200小信号频率响应(200mVp-p) GAIN(dB) 20 –
2 –
4 –6OSDxx –8INxx –10 –121 10 100 1k FREQUENCY(MHz) 图18.ADV3200大信号频率响应(2Vp-p) GAIN(dB)
4 10pF
2 5pF 2pF 00pF –
2 –4–6–
8 –101 10 100 1k FREQUENCY(MHz) 图19.ADV3200小信号频率响应(容性负载，200mVp-p) 07176-010 GAIN(dB) 07176-009 GAIN(dB) 07176-005 GAIN(dB) ADV3200/ADV3201
2 1 10pF 5pF 2pF
0 0pF –
1 –
2 –
3 –
4 1 10 100 1k FREQUENCY
(MHz) 图20.ADV3200大信号频率响应(容性负载，2Vp-p) 07176-012
4 2 10pF5pF02pF –
2 –40pF –
6 –8 07176-011 –101 10 100 1k FREQUENCY(MHz) 图21.ADV3200OSD小信号频率响应(容性负载，200mVp-p)
2 1 10pF5pF
0 2pF –
1 0pF –
2 –
3 –
4 1 10 100 1k FREQUENCY(MHz) 图22.ADV3200OSD大信号频率响应(容性负载，2Vp-p) 07176-013 Rev.0|Page13of36 07176-079 PSR(dB) 07176-064 CROSSTALK(dB) COUNT 07176-083 NOISE(nV/Hz) ADV3200/ADV3201 600 500 400 300 200 100
0 354 362 370 378 386 394 FREQUENCY
(MHz) 图23.ADV3200−3dB带宽直方图(一个器件，全部1024个通道) –3dBBANDWIDTH(MHz) 1234567891011121314151617181920212223242526272829303132 07176-015 500475450425400375350325300 NUMBEROFENABLEDCHANNELS 图24.ADV3200小信号带宽与使能通道的关系 0–10–20–30–40–50–60–70–80 0.1 VNEGVPOS
1 10 100 FREQUENCY(MHz) 图25.ADV3200电源抑制 NOISE(nV/Hz) 90 80 70 60 50 40 30 20 10
0 0.001 0.01 0.1
1 10 FREQUENCY(MHz) 图26.ADV3200输出噪声 140 120100 80 60 40 20
0 0.001 0.01 0.1
1 10 FREQUENCY(MHz) 图27.ADV3200OSD输出噪声
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001 10 100 1k FREQUENCY(MHz) 图28.ADV3200邻道串扰(RTO) 07176-085 07176-018 Rev.0|Page14of36 CROSSTALK(dB) FEEDTHROUGH(dB)
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001 10 100 1k FREQUENCY(MHz) 图29.ADV3200所有不利串扰(RTO)
0 –10 –20 –30 –40 –50 –60 –70 –80 –90 –1001M 10M 100M 1G FREQUENCY(Hz) 图30.ADV3200关断隔离(RTO) 1M100k 10k1k 1001010.1
1 10 100 1k FREQUENCY(MHz) 图31.ADV3200输入阻抗 07176-020 VOUT(V) 07176-019 IMPEDANCE() 07176-017 IMPEDANCE() 1M100k 10k1k 1001010.1 100 ADV3200/ADV3201 07176-021
1 10 100 1k FREQUENCY(MHz) 图32.ADV3200输出阻抗(禁用) 10
1 07176-080 0.12 10 100 1k FREQUENCY(MHz) 图33.ADV3200输出阻抗(使能) 0.12 0.08 0.04
0 –0.04 OSDxx –0.08 INxx –0.1202468101214161820TIME(ns) 图34.ADV3200小信号脉冲响应(200mVp-p) 07176-023 IMPEDANCE() Rev.0|Page15of36 07176-025 VOUT(V) ADV3200/ADV3201 1.2 0.8 0.4
0 –0.4INxx OSDxx–0.8 –1.202468101214161820TIME(ns) 图35.ADV3200大信号脉冲响应(2Vp-p) 2UPDATE
1 3.5VOUTRISINGEDGE 2.5 VOUT(V)
0 1.5 –
1 0.5 VOUTFALLINGEDGE –
2 –0.5
0 20 40 60 80 100 TIME(ns) 图36.ADV3200开关时间
2 3 OSDS VOUTRISINGEDGE
1 2 VOUT(V)
0 1 –
1 0 VOUTFALLINGEDGE –
2 –
1 0 20 40 60 80 100 TIME(ns) 图37.ADV3200OSD开关时间 07176-066 OSDS(V) 07176-065 UPDATE(V) 07176-024 dV/dT(V/µs) VOUT(mV) VOUT(V) 600 400 RISINGEDGE200
0 –200–400 FALLINGEDGE –60002468101214161820TIME(ns) 图38.ADV3200压摆率 0.1
0 –0.1 –0.2 –0.30 15 20 40 60 80 100 TIME(ns) 图39.ADV3200开关毛刺 10
5 0 –
5 0 20 40 60 80 100 TIME(ns) 图40.ADV3200OSD开关毛刺 07176-067 07176-068 Rev.0|Page16of36 DIFFERENTIALGAIN(%) DIFFERENTIALPHASE(Degrees) 0.05 0.04 0.03 0.02 0.01
0 –0.01 –0.02 –0.03 –0.04 –0.05 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图41.ADV3200差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 0.010 0.005 0–0.005 –0.010–0.015 –0.020 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图42.ADV3200差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 0.05 0.03 0.01 –0.01 –0.03 –0.05 –0.07 –0.09 –0.11 –0.13 –0.15 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图43.ADV3200OSD差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 07176-089 IPOS,INEG(mA) 07176-088 IPOS,INEG(mA) 07176-087 DIFFERENTIALPHASE(Degrees) ADV3200/ADV3201 07176-090 0.040.02 0–0.02 –0.04–0.06–0.08 –0.10 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图44.ADV3200OSD差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 280 260 IPOS,INEG(BROADCAST) 240 220 200 180 160 140 IPOS,INEG(ALLOUTPUTSDISABLED) 120 100 –50–30–10 10 30 50 70 90 TEMPERATURE(°C) 图45.ADV3200电源电流与温度的关系 07176-098 300 275250225200 175150125100 02468101214161820222426283032NUMBEROFENABLEDOUTPUTS 图46.ADV3200电源电流与使能输出的关系 07176-026 DIFFERENTIALGAIN(%) Rev.0|Page17of36 –1.5–1.4–1.3–1.2–1.1–1.0–0.9–0.8–0.7–0.6–0.5–0.4–0.3–0.2–0.1 00.10.20.30.40.50.60.70.80.91.0 07176-100 –20–18–16–14–12–10 –8–6–4–2 02468101214161820 07176-092 COUNT ADV3200/ADV3201 250200150100 500OFFSET(mV) 图47.ADV3200输入失调分配(一个器件，全部1024通道) VOUT(V) 1.5UPDATE 1.0 4VOUTRISINGEDGE
3 0.5
2 0
1 –0.5
0 –1.0 –1.50 –
1 VOUTFALLINGEDGE –
2 20 40 60 80 100 TIME(ns) 图48.ADV3200使能时间 OUTPUTERROR(%) 70(VOUT-VIN)/VIN 60 50 40 VINVOUT 3020 10
0 –
5 0
5 10 TIME(ns) 图49.ADV3200建立时间 1.41.00.60.2–0.2–0.6–1.0–1.415 07176-070 VOUT(V) 07176-069 UPDATE(V) VOUT(V) VOUT(V) COUNT 180160140120100 80604020
0 GAINERROR(%) 图50.ADV3200增益误差分配(一个器件，全部1024通道) 0.152pF10pF5pF 0.100pF 0.05
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图51.ADV3200小信号脉冲(容性负载，200mVp-p) 0.15 0.10 0.052pF
0 10pF 5pF0pF –0.05 –0.10 –0.1502468101214161820TIME(ns) 图52.ADV3200OSD小信号脉冲(容性负载，200mVp-p) 07176-027 07176-028 Rev.0|Page18of36 VOUT(V) 1.510pF5pF 1.02pF0pF 0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图53.ADV3200大信号脉冲(容性负载，2Vp-p) 1.5 10pF 5pF 1.0 2pF 0pF0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图54.ADV3200OSD大信号脉冲(容性负载，2Vp-p) 07176-030 07176-029 VOLTAGE(V) 2VIN=±1.65V
1 ADV3200/ADV3201 VIN=±1.45V 0VOUT@VIN=±1.65VVOUT@VIN=±1.45V –
1 07176-077 –
2 0 50 100 150 200 TIME(ns) 图55.ADV3200过驱恢复时间 VOUT(V) Rev.0|Page19of36 ADV3200/ADV3201 ADV3201 VS=±3.3V(TA=25°
C，RL=150Ω)。
8 6 GAIN(dB) 4INxx 2OSDxx
0 –
2 –
4 –
6 1 10 100 1k FREQUENCY(MHz) 图56.ADV3201小信号频率响应(200mVp-p) GAIN(dB) 8 6OSDxxINxx
4 2 0–
2 –
4 –
6 1 10 100 1k FREQUENCY(MHz) 图57.ADV3201大信号频率响应(2Vp-p) GAIN(dB) 12 10 10pF 5pF
8 2pF 60pF
4 2
0 –
2 1 10 100 1k FREQUENCY(MHz) 图58.ADV3201小信号频率响应(容性负载，200mVp-p) 07176-033 GAIN(dB) 07176-032 GAIN(dB) 07176-031 GAIN(dB)
8 7 10pF 5pF 2pF 60pF
5 4
3 2
1 10 100 1k FREQUENCY(MHz) 图59.ADV3201大信号频率响应(容性负载，2Vp-p) 07176-035 12 10
8 10pF
6 5pF 2pF4 20pF
0 07176-034 –
2 1 10 100 1k FREQUENCY(MHz) 图60.ADV3201OSD小信号频率响应(容性负载，200mVp-p)
8 7 10pF
6 5pF 52pF 40pF
3 2
1 10 100 1k FREQUENCY(MHz) 图61.ADV3201OSD大信号频率响应(容性负载，2Vp-p) 07176-036 Rev.0|Page20of36 COUNT 07176-037 NOISE(nV/Hz) 350 300 250 200 150 100 500308312316320324328332336340344FREQUENCY(MHz) 图62.ADV3201−3dB带宽直方图(一个器件，全部1024个通道) –3dBBANDWIDTH(MHz) 350 340330320310300 NUMBEROFENABLEDCHANNELS 图63.ADV3201小信号带宽与使能通道的关系 1234567891011121314151617181920212223242526272829303132 07176-038 10
0 –10 –20 VPOS–30 VNEG–40 –50 –60 –700.1
1 10 100 FREQUENCY(MHz) 图64.ADV3201电源抑制 NOISE(nV/Hz) 160140120100 80604020 00.001 220200180160140120100 80604020 00.001
0 –20 –40 –60 –80 –100 –1201 ADV3200/ADV3201 07176-081 0.01 0.1
1 10 FREQUENCY(MHz) 图65.ADV3201输出噪声 07176-086 0.01 0.1
1 10 FREQUENCY(MHz) 图66.ADV3201OSD输出噪声 07176-041 10 100 1k FREQUENCY(MHz) 图67.ADV3201邻道串扰(RTO) PSR(dB) 07176-084 CROSSTALK(dB) Rev.0|Page21of36 07176-043 ADV3200/ADV3201 0–20 CROSSTALK(dB) –40 –60 –80 –100 –1201 10 100 1k FREQUENCY(MHz) 图68.ADV3201所有不利串扰(RTO) FEEDTHROUGH(dB) 0–20 –40 –60 –80 –100 –1201M 10M 100M 1G FREQUENCY(Hz) 图69.ADV3201关断隔离(RTO) IMPEDANCE() 1M100k 10k1k 1001010.1
1 10 100 1k FREQUENCY(MHz) 图70.ADV3201输入阻抗 07176-104 VOUT(V) 07176-042 IMPEDANCE() 07176-040 IMPEDANCE() 10k 1k 100 10
1 0.1
1 10 100 1k FREQUENCY(MHz) 图71.ADV3201输出阻抗(禁用) 100 10
1 0.12 10 100 1k FREQUENCY(MHz) 图72.ADV3201输出阻抗(使能) 0.12 0.08 0.04
0 –0.04–0.08 OSDxxINxx –0.1202468101214161820TIME(ns) 图73.ADV3201小信号脉冲响应(200mVp-p) 07176-082 07176-045 Rev.0|Page22of36 VOUT(V) VOUT(V) 1.2 0.8 0.4
0 –0.4OSDxx –0.8INxx –1.202468101214161820TIME(ns) 图74.ADV3201大信号脉冲响应(2Vp-p) 2UPDATE
1 3.5VOUTRISINGEDGE 2.5
0 1.5 VOUTFALLINGEDGE –
1 0.5 –
2 –0.5
0 20 40 60 80 100 TIME(ns) 图75.ADV3201开关时间
2 3 OSDS VOUTRISINGEDGE
1 2
0 1 –
1 0 VOUTFALLINGEDGE –
2 –
1 0 20 40 60 80 100 TIME(ns) 图76.ADV3201OSD开关时间 07176-073 OSDS(V) 07176-071 UPDATE(V) 07176-046 dV/dT(V/µs) VOUT(mV) VOUT(V) ADV3200/ADV3201 600 400RISINGEDGE 200
0 –200–400 FALLINGEDGE 07176-047 –60002468101214161820TIME(ns) 图77.ADV3201压摆率 0.20 –0.2–0.4–0.6–0.8
0 20 40 60 80 100 TIME(ns) 图78.ADV3201开关毛刺 07176-072 201510 50–5–10–15–20–25–30
0 20 40 60 80 100 TIME(ns) 图79.ADV3201OSD开关毛刺 07176-074 VOUT(V) Rev.0|Page23of36 07176-097 ADV3200/ADV3201 0.10 0.05 DIFFERENTIALGAIN(%)
0 –0.05 –0.10 DIFFERENTIALPHASE(Degrees) –0.15 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图80.ADV3201差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p 0.05 0.04 0.03 0.02 0.01
0 –0.01 –0.02 –0.03 –0.04 –0.05 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图81.ADV3201差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 0.1
0 –0.1–0.2 –0.3–0.4 –0.5 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图82.ADV3201OSD差分增益，载波频率=3.58MHz，副载波幅度=300mVp-p DIFFERENTIALGAIN(%) 07176-096 IPOS,INEG(mA) 07176-095 IPOS,INEG(mA) 07176-094 DIFFERENTIALPHASE(Degrees) 0.10 0.05
0 –0.05–0.10 –0.15 –0.20 –0.25 –0.30 –0.7–0.5–0.3 –0.1 0.1 0.3 0.5 0.7 INPUTDCOFFSET(V) 图83.ADV3201OSD差分相位，载波频率=3.58MHz，副载波幅度=300mVp-p 300 IPOS,INEG(BROADCAST)280 260 240 220 200 180 160IPOS,INEG(ALLOUTPUTSDISABLED) 140 120 –50 –30–10 10 30 50 70 90 TEMPERATURE(°C) 图84.ADV3201电源电流与温度的关系 300 275 250 225 200 175 150 125 1000 2468101214161820222426283032NUMBEROFENABLEDOUTPUTS 图85.ADV3201电源电流与使能输出的关系 07176-091 07176-048 Rev.0|Page24of36 COUNT VOUT(V) –20–18–16–14–12–10 –8–6–4–2 02468101214161820 07176-093 350300250200150100 500OFFSET(mV) 图86.ADV3201输入失调分配(一个器件，全部1024通道) 1.5UPDATE 1.0
4 VOUTRISINGEDGE3 0.5
2 0
1 –0.5
0 –1.0 –1.50 –
1 VOUTFALLINGEDGE –
2 20 40 60 80 100 TIME(ns) 图87.ADV3201使能时间 70 (VOUT-VIN)/VIN60 VIN 50VOUT 40 302010
0 –
5 0
5 10 TIME(ns) 图88.ADV3201建立时间 1.41.00.60.2–0.2–0.6–1.0–1.415 07176-076 VOUT(V) 07176-075 UPDATE(V) VOUT(V) VOUT(V) COUNT ADV3200/ADV3201 140120100 80604020 0GAINERROR(%) 图89.ADV3201增益误差分配(一个器件，全部1024通道) –1.0–0.9–0.8–0.7–0.6–0.5–0.4–0.3–0.2–0.1 00.10.20.30.40.50.60.70.80.91.0 07176-099 0.15 10pF 2pF 5pF0.10 0.05 0pF
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图90.ADV3201小信号脉冲(容性负载，200mVp-p) 07176-049 0.155pF 10pF 0.10 2pF 0.050pF
0 –0.05 –0.10 –0.1502468101214161820TIME(ns) 图91.ADV3201OSD小信号脉冲(容性负载，200mVp-p) 07176-051 OUTPUTERROR(%) Rev.0|Page25of36 07176-078 ADV3200/ADV3201 1.5 10pF 5pF 1.0 2pF 0pF0.5 VOUT(V)
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图92.ADV3201大信号脉冲(容性负载，2Vp-p) VOUT(V) 1.55pF 10pF1.0 2pF0pF 0.5
0 –0.5 –1.0 –1.502468101214161820TIME(ns) 图93.ADV3201OSD大信号脉冲(容性负载，2Vp-p) 07176-052 07176-050 VOLTAGE(V)
3 VIN=±2.3V VIN=±2.1V
2 1VOUT@VIN=±2.3V 0VOUT@VIN=±2.1V –
1 –
2 –
3 0 50 100 150 200 TIME(ns) 图94.ADV3201过驱恢复时间 Rev.0|Page26of36 工作原理 ADV3200/ADV3201是单端交叉点阵列，具有32个输出，每个输出都可以连接32个输入中的任意一个。
32个可开关输入级分别连接至每一个输出缓冲器，形成32:1多路复用器。
这些多路复用器共有32个，所有输入均采用并联连接，总阵列共1024级，形成具有多播能力的交叉点开关(见图97)。
除了连接所有标称输入(INxx)，每个输出还可通过各输出端额外的2:1多路复用器连接相关的OSDxx输入。
该2:1多路复用器可在32:1多路复用器与OSDxx输入端之间开关。
FROMINPUTSTAGES OSD00 VPOSOSDS00 x1VNEGVPOS OUT00 07176-006 VNEG 图95.单个输出通道的概念框图，G=+1(ADV3200) 每个输出的解码逻辑都会选择一个(或不选)输入级，以驱动输出级。
使能输入级驱动输出级，该输出级在ADV3200中配置为单位增益放大器(见图95)。
ADV3200/ADV3201 在ADV3201中，内部阻性反馈网络和基准电压缓冲器提供+2的总输出级增益(见图96)。
基准电压缓冲器的输入电压来自VREF引脚。
该电压为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。
FROMINPUTSTAGES OSD00 VPOSOSDS00 x1VNEGVPOS OUT00 VNEG2k VPOS2kVREF 07176-007 VNEG 图96.单个输出通道的概念框图，G=+2(ADV3201) ADV3200/ADV3201的所有输入均由接收器缓冲。
该接收器通过限制信号摆幅，为输入级提供过压保护。
在ADV3200中，接收器输出限制为VREF电压±1.2V，而在ADV3201中，信号摆幅限制为中间电平±1.2V。
该接收器配置为电压反馈型单位增益放大器。
较大的环路增益带宽积可降低闭环增益对器件带宽的影响。
OPTIONALACCOUPLING CAPACITOR 75ΩGND INxx BYPASSSYNC-TIPCLAMP SYNC-TIPCLAMP RECEIVER SWITCHMATRIX ADV3200/ADV3201 OUTPUTBUFFERG=+1(ADV3200) G=+2(ADV3201) OUTxx75Ω75Ω GND 07176-110 VCLAMP OSDxxOSDSxx 图97.ADV3200/ADV3201信号链(单I/O路径) VREF Rev.0|Page27of36 ADV3200/ADV3201 除接收器外，每一个输入都有同步端箝位，用于交流耦合应用。
所有箝位均根据编程逻辑期间移入的首个串行数据位使能或禁用。
使能后，箝位迫使最低输入电压输出至VCLAMP引脚。
VCLAMP引脚为整个芯片所共用，需采用低阻抗源驱动，以避免串扰。
VCLAMP VPOS VPOS VNEG IN00 OFF-CHIP 5µ
A CAPACITOR TOINPUTRECEIVER 07176-008 图98.交流耦合应用中同步端箝位的概念图 ADV3200/ADV3201的输出级针对驱动复合视频信号时的低差分增益和相位误差设计。
它还提供压摆电流，用于驱动复合视频信号时的快速脉冲响应。
可以禁用ADV3200/ADV3201的输出以最大程度降低片内功耗。
禁用后，一系列内部放大器驱动内部节点，使禁用输出端哪怕在输出总线为大信号摆幅的情况下也存在一个宽带高阻抗。
(在ADV3201中，有一个4kΩ电阻通过基准电压缓冲器端接至VREF电压。
)此高阻抗允许多个IC的总线相连，而无需额外缓冲。
降低输出电容时必须谨慎，因为这样会导致更多过冲和频域峰化。
此外，当输出禁用并通过外部驱动时，施加于输出的电压一定不能超过ADV3200/ADV3201的有效输出摆幅范围，以使这些内部放大器保持在它们的线性工作范围内。
对禁用输出端施加过量电压可能会导致ADV3200/ADV3201损坏，应避免发生这种情况(相关指南参见“绝对最大额定值”部分)。
通过串行逻辑接口，可对ADV3200/ADV3201的内部连接进行控制。
串行载入一级锁存将对每个输出实现预编程。
全局更新信号(UPDATE)将编程数据移入二级锁存，同步更新全部输出。
串行输出引脚(DATAOUT)允许器件以菊花链形式连接，用于单引脚编程多个IC。
提供复位引脚，可通过禁用全部输出避免总线冲突。
此复位信号清零一级和二级锁存。
ADV3200可采用5V单电源供电，通过VPOS/VNEG电源引脚为信号路径上电，并通过DVCC/DGND电源引脚为控制逻辑接口上电。
然而，为了便于连接地参考视频信号，可将电源分离为±2.5V(ADV3201设计为采用±3.3V电源供电)。
执行电源分离时，灵活的逻辑接口允许控制逻辑电源(DVCC/DGND)工作在3.3V/0V至5V/0V范围内，同时内核依然采用分离电源供电。
Rev.0|Page28of36 应用信息 编程 ADV3200/ADV3201通过193位串行字编程，而每次编程器件都会更新矩阵内容和同步端箝位的状态。
串行编程描述串行编程模式使用CLK、DATAIN、UPDATE和CS器件引脚。
第一步是将CS置位低电平，以便选择待编程器件。
数据移位至器件的串行端口时，UPDATE信号必须为高电平。
若UPDATE为低电平，则数据依然会移入，并且透明异步锁存器允许数据到达矩阵。
这使得矩阵尝试更新所有移位数据定义的即时状态。
DATAIN上的数据在每个CLK的上升沿被读入。
总共有193位数据必须移入，才能完成编程。
32个输出中的每一个都有5位(D4至D0)决定其输入源，后跟1位(D5)决定输出的使能状态。
若D5为低电平(输出禁用)，则5个关联位(D4至D0)无关，因为没有输入切换至该输出。
移入逻辑的第一位用于使能或禁用同步端箝位。
如果该位为低电平，则禁用同步端箝位；否则使能。
同步端箝位首先移入，然后是最高有效输出地址数据(OUT31)。
使能位(D5)首先移入，然后是输入地址(D4至D0)，地址以首位D4、末位D0顺序输入。
余下的所有输出均顺序编程，直至最低有效输出地址数据移入为止。
此时可拉低UPDATE，让器件根据刚移入的数据进行编程。
二级锁存为异步，当UPDATE为低电平时，它们透明。
当多个ADV3200/ADV3201器件在系统中串联编程时，某个器件的DATAOUT信号可连接至下一个器件的DATAIN，形成串联信号链。
所有CLK和UPDATE引脚应并联连接，并按前文所述进行操作。
串行数据输入信号链第一个器件的DATAIN引脚，并以纹波方式传递至位于最后的器件。
因此，输入信号链中最终器件的数据应在编程序列开始时就绪。
编程序列的长度为193位乘以链路中的器件数。
ADV3200/ADV3201 复位上电ADV3200/ADV3201时，通常要求输出启动为禁用状态。
拉低RESET引脚时，可禁用所有输出。
拉高后，UPDATE引脚应当在RESET上升前驱动至高电平。
由于上电后移位寄存器中的数据是随机的，请不要用于编程矩阵，否则可能造成矩阵状态未知。
若要防止这种情况，上电初始后不要对UPDATE施加逻辑低电平信号。
应当首先加载需要的数据至移位寄存器中，然后拉低UPDATE，以便对器件编程。
RESET引脚针对DVCC具有一个25kΩ上拉电阻，可用于建立简单的上电复位电路。
RESET与地之间连接一个电容，保持RESET低电平一段时间，同时器件其余部分趋于稳定。
低电平条件导致所有输出禁用。
电容随后便可通过上拉电阻充电至高电平状态，允许器件具有完整的编程能力。
CS引脚具有连接DGND的25kΩ下拉电阻。
输入交流耦合 使用交流耦合输入对于采用低压电源或5V单电源的视频系统而言具有挑战性。
在NTSC和PAL视频系统中，如果剥离同步，则700mV是最大信号电压和黑色电平的近似差值。
然而，如图99所示，若要对输入交流耦合，则需两倍于最大信号摆幅的动态范围。
对于此扩展的动态范围要求，解决方案是同步端箝位特性。
WHITELINEWITHBLACKPIXEL +700mVVREF VAVGVAVG VREF–700mV BLACKLINEWITHWHITEPIXEL +5VVSIGNAL GND VINPUT=VREF+VSIGNALVREF~VAVGVREFISADCVOLTAGESETBYTHERESISTORS 图99.输入动态范围的“病态”案例 07176-102 Rev.0|Page29of36 ADV3200/ADV3201 用于交流耦合输入的同步端箝位ADV3200/ADV3201同步端箝位使能时，会将视频信号中的最大负电压箝位至VCLAMP。
这样可为交叉点开关提供正确的直流电平，并确保无论何种平均图像电平，动态范围要求仅为最大输入信号摆幅。
输入端交流耦合的基本方法是在ADV3200/ADV3201的输入端采用串联电容。
端接需要放置在串联耦合电容之前。
将串联耦合电容尽可能靠近输入引脚放置。
为ADV3200/ADV3201的输入端选择正确的交流耦合电容非常重要。
数值太小则会造成不可接受的电压下降，如图100所示。
采用数值足够大的交流耦合电容(如100nF)可防止电压下降，如图101所示。
VOUT(V) 0.2 0.1
0 –0.1 –0.2 –0.3 –0.40 102030405060708090100TIME(µs) 图100.带1nF交流耦合电容的视频信号 0.2 0.1
0 –0.1 –0.2 –0.30 102030405060708090100TIME(µs) 图101.带100nF交流耦合电容的视频信号 VOUT(V) 07176-107 OUTPUTVIDEO(V) 07176-106 INPUTVIDEO(V) 同步端箝位功能通过193位字中的同步端箝位使能位使能或禁用，方法是对ADV3200/ADV3201进行串行编程。
同步端箝位使能位开启或关断所有通道的箝位功能；不提供针对单个通道的箝位开启/关断控制。
同步端箝位功能仅对包含同步端的信号起作用，如复合视频。
如果信号不含同步箝位，则箝位功能会使其发生失真。
ADV3200采用±2.5V电源供电时，VCLAMP范围为−1V至+0.3V；而ADV3201采用±3.3V电源供电时，VCLAMP范围为−0.5V至+0.3V。
如果从外部驱动VCLAMP，则输入电路可参考图14。
注意，VCLAMP引脚上的6kΩ电阻连接片内VREF缓冲电压，并且50μA电流源将VCLAMP标称值设为低于VREF300mV。
建议在VCLAMP引脚上添加旁路电路，因为噪声和失调可能会注入此引脚。
07176-108 0.70.60.50.40.30.20.1 0–0.1–0.2–0.3
0 VREF=0V VCLAMP1020304050607080 TIME(µs) 图102.视频信号输入同步端箝位 90100 0.5 0.4 0.3 0.2 0.1VREF=0V
0 –0.1 –0.2 –0.3 –0.4 –0.50 VCLAMP=–0.5V 10203040506070TIME(µs) 8090100 图103.采用ADV3201的交流耦合视频(同步端箝位使能) 07176-109 Rev.0|Page30of36 屏幕显示(OSD) ADV3200/ADV3201针对32个输出的每一个均提供专用的2:1多路复用器，允许外部视频或直流电平通过普通输入通道插入或切换。
OSD多路复用器可在20ns内完成切换，允许显示文字或其他画中画之类的信号。
OSDSxx引脚是控制开关，用于开关每个相应的OSD多路复用器(高电平=OSD，低电平=普通输入)。
拉高OSDSxx可将OSDxx输入端的信号切换至相应的输出端。
将OSDSxx设为低电平可切换INxx上的电平至相应输出。
对于每行扫描而言，此开关动作可逐像素执行；而通过这种方式，任何视频信号(包括图像、字符或文字)可插入至输出并显示。
OSD信号必须与其所切换的输入视频信号同步；因此，OSDS信号必须具有正确的时序，才能将OSD信号放置在水平线上。
此外，OSDxx输入不存在前文所述之同步端箝位特性，因此直流电平必须在OSDxx输入端正确设置。
去耦 ADV3200/ADV3201的信号路径基于负反馈下的高开环增益放大器。
片内主极点补偿用于在预期施加的压摆和负载条件范围内稳定这些放大器。
为保证设计稳定性，需对电源适当去耦。
信号产生的电流必须在所有频率下通过依然存在的环路增益的低阻抗路径返回它们的源端(至少达到300MHz)。
宽带并联电容配置对于正确去耦ADV3200/ADV3201而言是必须的。
VREF和VCLAMP引脚应视为基准电压源引脚而非电源引脚，因为它们都是片内缓冲器的输入。
由于VREF引脚用于ADV3200/ADV3201的接地参考，应确保在整个目标频率范围内生成低噪声VREF源。
功耗功耗计算 9
8 ADV3200/ADV3201 TJ=150°
C MAXIMUMPOWER(W) 07176-003
7 6
5 4
3 15 25 35 45 55 65 75 AMBIENTTEMPERATURE(°C) 图104.芯片最大功耗与环境温度的关系 图104中的曲线可从下式计算得到：
P =TJUNCTION,MAX−TAMBIENT
D,MAXθJA 85
(1) 例如，假设ADV3200/ADV3201处于45°C(TA)环境温度下，则所有负载和电源条件下的总片内功耗必须不能超过6.5W。
计算片内功耗时，必须包含输入至负载的电流有效值，并将其乘以ADV3200/ADV3201输出器件上的压降有效值。
对于正弦输出而言，负载产生的片内功耗可大致计算如下： PD,OUTPUT=(VPOS–V)OUTPUT,RMS×IOUTPUT,RMS
(2) 对于非正弦输出而言，应当通过对片内压降进行积分，然 后乘以一个周期内的负载电流而计算得到。
针对AB类输出级，计算负载功耗时，可以减去静态电流。
对于驱动负载的每一个输出级而言，根据下式减去静态功耗： PDQ,OUTPUT=(VPOS–VNEG)×IOUTPUT,QUIESCENT
(3) 其中，IOUTPUT,QUIESCENT=0.95mA，针对每个单端输出引脚而言。
对于每个已禁用的输出，VPOS和VNEG上的静态电源电流下降约4mA。
Rev.0|Page31of36 ADV3200/ADV3201 VPOS QNPNQPNP IOUTPUT,QUIESCENTVOUTPUT IOUTPUTIOUTPUT,QUIESCENT 07176-111 VNEG 图105.简化输出级 示例对于环境温度85°C下的ADV3200，若所有32个输出均驱动1Vrms至150Ω负载，且电源为±2.5V，则遵循下列步骤：
1.使用数据手册中的静态电流计算ADV3200功耗。
忽略数值很小的VDD电流。
PD,QUIESCENT=(VPOS×IVPOS)+(VNEG×IVNEG)PD,QUIESCENT=(2.5V×250mA)+(2.5V×250mA)=1.25W
2.计算负载功耗。
PD,OUTPUT=(VPOS–V)OUTPUT,RMS×IOUTPUT,RMSPD,OUTPUT=(2.5V–1V)×(1V/150Ω)=10mW存在32个输出，因此有32个输出电流。
nPD,OUTPUT=32×10mW=0.32W
3.在所有负载中(本例为32)减去静态输出级电流。
输出级驻留或驱动负载，但电流只需计算一次(对高于0.5V的输出电压有效)。
PDQ,OUTPUT=(VPOS–VNEG)×IOUTPUT,QUIESCENTPDQ,OUTPUT=(2.5V–(–2.5V))×(0.95mA)=4.75mW存在32个输出，因此有32个输出电流。
nPDQ,OUTPUT=32×4.75mW=0.15W4.验证功耗不超过最大允许值。
PD,ON-CHIP=PD,QUIESCENT+nPD,OUTPUT−nPDQ,OUTPUTPD,ON-CHIP=1.25W+0.32W−0.15W=1.42W如图104或等式1所示，此功耗在85°C以内(包括85°C)的所有环境温度下低于最大允许功耗。
串扰 许多系统(如广播视频和KVM开关等处理大量模拟信号通道的系统)具有严格的要求，保持各种信号在系统内不会互相影响。
串扰是描述附近其它通道的信号耦合至给定通道的术语。
当系统中存在很多距离很近的信号时(毫无疑问，就像采用ADV3200/ADV3201的系统)，串扰问题可能极为复杂。
使用一个或多个交叉点器件时，需对串扰本质以及术语定义有深入了解。
串扰种类串扰可通过三种方式中的任意一种传播：电场、磁场和共用公共阻抗。
本部分内容解释这些影响。
每个导体都可以既是电场的辐射器，同时又是电场的接收器。
当发射器产生电场，电场向整个杂散电容(例如空间)传播并与接收器耦合，然后感应出电压时，便形成了电场串扰机制。
该电压在任何接收到它的通道里，都是不希望存在的串扰信号。
流经导体的电流产生磁场，该磁场围绕此电流。
这些磁场随后便在任何具有与之相连路径的导体内产生电压。
在这些其它通道内原本不希望存在的感应电压即为串扰信号。
那些受串扰影响的通道具有互感，可将信号从一个通道耦合至另一个通道。
多通道系统的电源、地和其它信号回路通常通过各种通道实现共享。
当来自某个通道的电流流过其中一条路径时，阻抗两端产生的电压便成为共享公共阻抗的其它通道的输入串扰信号。
所有这些串扰源都是矢量；因此无法将幅度简单相加，得出总串扰。
事实上，有些条件下以特定配置并联驱动额外电路，可降低串扰。
串扰区域一个实际的ADV3200/ADV3201电路必须在某种电路板上实现，才可连接电源和测量设备。
创建评估板时应当极其谨慎，以使固有器件的串扰最小化。
但这样也产生了一个问题，即系统的串扰是器件内部的串扰与电路板串扰相叠加的结果。
当试图最小化串扰的影响时，尝试区分这两个区域非常重要。
此外，输入至交叉点开关之间，以及输出之间也可能发生串扰。
它也可能在输入至输出之间发生。
下文提供的技巧可用于诊断系统哪部分产生了串扰。
Rev.0|Page32of36 测量串扰通过施加一个信号至一路或多路通道，并测量选定通道上的相应信号强度，即可测得串扰。
测量值通常以低于测试信号幅度多少dB表示。
串扰计算如下： 其中：s=jω(拉普拉斯变换的变量)。
ASEL(s)是选定通道上感应信号串扰幅度。
ATEST(s)是测试信号的幅度。
可以看出，串扰是频率的函数，但不是测试信号(针对一阶而言)幅度的函数。
此外，串扰信号相位与关联测试信号有关。
网络分析仪常用于测量目标频率范围内的串扰。
它可同时提供串扰信号的幅度和相位信息。
随着交叉点系统或器件的扩大，理论串扰的组合排列数可能变得极为庞大。
例如，以ADV3200/ADV3201的32×32矩阵为例，注意可视为单通道(如IN00输入)的串扰项数目。
IN00编程为连接ADV3200/ADV3201的其中一个输出，可用于测量。
首先，与驱动测试信号至所有其它31个输入有关的串扰项每一次可测量一个，同时施加“无信号”至IN00。
然后，与驱动并联测试信号至所有其它31个输入有关的串扰项每一次可测量所有可能的组合中的两个，然后一次三个，以此类推，直至只剩一种方法并行驱动测试信号至所有其它31个输入。
每种情况都与其它情况存在一定差异，并且可能导出一个独特值，具体取决于测量系统的分辨率，但几乎不可能实际测量所有这些项并指定它们。
此外，它仅描述了一个输入通道的串扰矩阵。
所有其它输入都可假设具有相似的串扰矩阵。
此外，如果考虑输入连接至其它输出(未用于测量)的可能排列组合，则数字会大得离谱。
如果使用多个ADV3200/ADV3201器件构建更大的交叉点阵列，数字将直线上升。
显然，必须选出这些情况的某些部分，指引人们找到一种实用的串扰测量方法。
一个常用的方法是测量所有不利串扰；这表示测量选定通道的串扰，同时并行驱动其它系统通道。
总之，该方法得到最差情况下的串扰数，但由于串扰信号的矢量特性，情况并非总是如此。
ADV3200/ADV3201 其它有用的串扰测量方法由一个最近的相邻通道或每一侧两个相邻通道所建立。
这些串扰的测量值通常高于相距较远的通道测量值，因此可用作任何其它单通道或双通道在最差情况下的串扰测量值。
输入和输出串扰容性耦合由电压驱动(dV/dt)，但通常是一个常数比。
容性串扰与输入或输出电压成正比，但仅仅通过降低信号摆幅无法降低该比值。
必须改变阻抗(降低互电容)从而改变衰减系数，否则必须通过同相与反相元器件相加，利用破坏性消除加以改变。
对于高输入阻抗的器件(如ADV3200/ADV3201)，输入串扰通常主要由电容产生。
感性耦合与电流成正比(dI/dt)，并通常以恒定的比例随信号电压而改变，但它与阻抗也有关系(负载电流)。
感性耦合还可通过同相或反相部分加以破坏性消除。
在驱动低阻抗视频负载的情况下，输出电感对输出串扰会产生很大影响。
ADV3200/ADV3201灵活的编程能力可用于诊断串扰更多地存在于输入侧还是输出侧。
一些例子可以说明。
给定的输入对(本例中，IN07位于中间)可编程驱动OUT07(同样位于中间)。
输入至IN07端接至地(通过50Ω或75Ω电阻)，并且不施加信号。
其它所有输入都采用相同的测试信号(实际由分布式放大器提供)并行驱动，除OUT07外的其它所有输出都禁用。
由于接地IN07输入编程驱动OUT07，因此不应当有任何信号。
任何信号的存在都可影响到另外15个不利输入信号，因为不驱动其它输出(它们都被禁用)。
因此，这种方法测量所有不利输入对IN07的串扰贡献。
当然，该方法可用于其它输入通道和不利输入组合。
对于输出串扰测量而言，单个输入通道被驱动(例如IN00)，并且除给定输出(位于中间的IN07)外的所有输出都编程连接至IN00。
OUT07编程连接IN15(远离IN00)，后者端接至地。
因此，OUT07应当不存在任何信号，因为它监听的是无噪声输入。
在OUT07端测得的任意信号都可能对其它15个不利输出贡献了输出串扰。
同样，该方法可经过修改，用于测量其它通道以及其它交叉点矩阵组合。
Rev.0|Page33of36 ADV3200/ADV3201 阻抗对串扰的影响输入侧的串扰受驱动输入的源端输出阻抗的影响。
驱动源阻抗越低，串扰幅度也越低。
输入侧的主要串扰机制是容性耦合。
高阻抗输入不产生大电流，也就无法形成磁感应串扰。
但是，大电流可能流经输入端接电阻和驱动它们的环路。
因此，输入侧的PCB可能对磁耦合串扰作出贡献。
从电路角度来看，输入串扰机制与电容耦合至阻性负载相似。
对于低频而言，串扰幅度可计算如下： 其中：RS为源电阻。
CM为测试信号电路和选定电路之间的互电容。
s为拉普拉斯变换的变量。
由之前公式可以看出，这种串扰机制具有高通特性；它可通过降低输入电路的耦合电容并降低驱动器的输出阻抗，最大程度地加以减少。
若输入由75Ω端接电缆驱动，则使用低输出阻抗缓冲器缓冲该信号即可降低输入串扰。
在输出侧，串扰可通过驱动较轻的负载而减少。
虽然驱动标准150Ω视频负载时，ADV3200/ADV3201具有出色的差分增益和相位规格，但由于高输出电流，串扰会高于可达到的最小值。
这些电流通过输出引脚互感以及ADV3200/ADV3201的焊线而引起串扰。
从电路角度来看，此输出串扰机制与绕组间含有互感，并驱动负载电阻的变压器类似。
对于低频而言，串扰幅度可计算如下： 如果输入和输出信号位于上层与下层的接地层之间，并且之间以接地层隔开，则它们将具有最小的串扰。
将过孔尽可能靠近IC放置，以便内层承载输入和输出。
输入和输出信号受输入端接电阻和输出串联后部端接电阻的影响。
只要有可能，就应当在这些信号从IC封装出现后立即予以隔离。
PCB端接布局 随着工作频率的增加，正确路由传输线路信号也变得越来越重要。
ADV3200/ADV3201的带宽足够宽，因此对于实际的信号走线长度，使用高阻抗路由不会提供平坦的带内频率响应。
用户必须选择适合应用的特性阻抗，并正确端接ADV3200/ADV3201的输入和输出信号。
一般而言，视频应用使用75Ω单端环境。
出于灵活性方面的考虑，ADV3200/ADV3201不包含片内端接电阻。
这一应用的灵活性为电路板布局带来了一些挑战。
输入传输线路端接与ADV3200/ADV3201芯片之间的距离是高阻抗分支路径，会造成输入信号反射。
经过简化，可以看到，根据信号在所选电路板材料上的传播速度(vP)以及端接电阻和ADV3200/ADV3201之间的距离(d)，这些反射会导致固定频率间隔下的输入峰化。
如果距离足够远，则峰化可能出现在带内。
事实上，实际经验表明这些峰化不具有高Q特性，应当将其移出所需带宽的3至4倍外，以便不影响信号。
对于使用FR4(vP=144×106m/s)电路板的设计人员而言，这意味着ADV3200/ADV3201输入应当在端接电阻2cm以内，且最好能靠得更近。
因此，2cmPCB路由在计算上相当于d=2×10−2m。
其中：MXY为输出X至输出Y的互感。
RL为测量输出的负载电阻。
s为拉普拉斯变换的变量。
该串扰机制可通过保持低互感，并增加RL而最大程度地减少。
通过增加导体间距并使并联长度最短，便可保持低互感。
PCB布局布线必须特别注意尽量降低系统电路板产生的额外串扰。
细节上需要注意的区域有：接地、屏蔽、信号路由和电源旁路。
其中，n={0,1,2,
3,…}。
某些情况下，由于空间限制或电阻尺寸较大，难以将端接电阻靠近ADV3200/ADV3201放置。
这种情况下更好的解决方法是保持受控传输线路经过ADV3200/ADV3201输入，并端接线路末端。
这种方法称为飞越式端接。
ADV3200/ADV3201的输入阻抗足够大，而封装内的分支长度足够小，这种设计在实际使用中能发挥很好的效果。
Rev.0|Page34of36 ADV3200/ADV3201 INxxOUTxx 75Ω 图106.飞越式输入端接(两条传输线的接地端必须相连，并靠近INxx引脚) 如果需要并联驱动多个ADV3200/ADV3201，那么飞越式输入端接方案将是非常有用的，但每个ADV3200/ADV3201输入端到受驱输入传输线的距离都是一条分支， 07176-103 ADV3200/ADV3201 应当采用前文所述之指南，尽量缩短其长度并减少寄生效应。
虽然目前讨论的示例针对输入端接，输出后部端接原理与此类似。
将ADV3200/ADV3201视为理想的电压源，则ADV3200/ADV3201与后部端接电阻之间的任何路由距离都是一条分支，会产生反射。
因此，将后部端接电阻靠近ADV3200/ADV3201放置。
在实践中，由于后部端接电阻为串联元件，其路由尺寸更窄，因此较容易在电路板布局中将其靠近ADV3200/ADV3201输出放置。
图107.评估板简化原理图Rev.0|Page35of36 ADV3200/ADV3201外形尺寸 26.2026.00SQ 1.60MAX0.750.600.45 25.80176 24.1024.00SQ23.90 21.50REF 133 133 176 1.00REF
1 132132
1 SEATINGPLANE PIN1 1.451.401.35 0.15 0.10 0.05 0.08 COPLANARITY VIEWAROTATED90°CCW 0.200.150.09 7°3.5° 0° TOPVIEW(PINSDOWN) EXPOSED 7.80 PAD REF 4445 VIEWA 8988 8988 BOTTOMVIEW(PINSUP) 0.50BSCLEADPITCH COMPLIANTTOJEDECSTANDARDSMS-026-BGA-HD 图108.176引脚薄型四方扁平封装[LQFP_EP](SW-176-1) 图示尺寸单位：mm 44 45 0.27 0.22 0.17FORPROPERCONNECTIONOFTHEEXPOSEDPAD,REFERTOTHEPINCONFIGURATIONANDFUNCTIONDESCRIPTIONSSECTIONOFTHISDATASHEET. 订购指南 模型 温度范围 ADV3200ASWZ1ADV3201ASWZ1 −40°C至+85°C−40°C至+85°
C 1Z=符合RoHS标准的器件。
封装描述176引脚薄型四方扁平封装[LQFP_EP]176引脚薄型四方扁平封装[LQFP_EP] 封装选项SW-176-1SW-176-
1 081808-
A ©2008AnalogDevices,Inc.Allrightsreserved.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. D07176sc-0-10/08
(0) Rev.0|Page36of36
声明：
该资讯来自于互联网网友发布，如有侵犯您的权益请联系我们。